技術(shù)編號(hào)：6856151
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種，特別是關(guān)于P溝道型MIS晶體管中(P型MISFET)中能夠改善長(zhǎng)期使用時(shí)的閾值電壓的變化或漏極飽和電流的降低的信賴性高的半導(dǎo)體裝置制造方法。背景技術(shù) 近年，半導(dǎo)體集成電路的精細(xì)化及高密度化在進(jìn)展，設(shè)計(jì)標(biāo)準(zhǔn)在深度亞微細(xì)粒(deep submicron)以下的世代，CMIS晶體管的n型MISFET中利用n+柵極電極，p型MISFET中利用p+柵極電極，也就是所謂的雙重柵極構(gòu)造為主流。然而，具有該雙重柵極構(gòu)造CMISLSI中，為形成p型MISFE...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。