技術(shù)編號(hào)：6847174
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及先進(jìn)半導(dǎo)體器件的制造，特別是先進(jìn)CMOS集成器件，其中使用柵電極。背景技術(shù) 隨著CMOS器件進(jìn)一步向較小尺寸演進(jìn)，這些器件的柵極介電體厚度被降到遠(yuǎn)低于20埃。這進(jìn)而導(dǎo)致極大地增加的柵極漏電流和多晶硅柵極結(jié)構(gòu)中雜質(zhì)的擴(kuò)散(通常稱為多晶硅耗盡效應(yīng))。作為摻雜的多晶硅的替代，如金屬和硅化物，現(xiàn)被用于柵極結(jié)構(gòu)以緩和多晶硅耗盡效應(yīng)并控制漏電流，且因此確保高度集成的CMOS器件的電氣性能。硅化物柵極通常由“自對(duì)準(zhǔn)硅化物(salicide)”工藝形成，其中具有...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。