專利名稱：形成用于半導(dǎo)體器件的柵極結(jié)構(gòu)的方法和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及先進(jìn)半導(dǎo)體器件的制造，特別是先進(jìn)CMOS集成器件，其中使用柵電極。
背景技術(shù)：
隨著CMOS器件進(jìn)一步向較小尺寸演進(jìn)，這些器件的柵極介電體厚度被降到遠(yuǎn)低于20埃。這進(jìn)而導(dǎo)致極大地增加的柵極漏電流和多晶硅柵極結(jié)構(gòu)中雜質(zhì)的擴(kuò)散(通常稱為多晶硅耗盡效應(yīng))。
作為摻雜的多晶硅的替代，如金屬和硅化物，現(xiàn)被用于柵極結(jié)構(gòu)以緩和多晶硅耗盡效應(yīng)并控制漏電流，且因此確保高度集成的CMOS器件的電氣性能。硅化物柵極通常由“自對準(zhǔn)硅化物(salicide)”工藝形成，其中具有n型重?fù)诫s和p型重?fù)诫s區(qū)域的多晶硅柵極用一層硅化物形成金屬(如Co)掩蓋并然后轉(zhuǎn)化為金屬硅化物。
圖1A-1C是通常的多晶硅柵極結(jié)構(gòu)的示意圖。圖1A是結(jié)構(gòu)10的平面圖，其包括n+型多晶硅柵極11和p+型多晶硅柵極12。如圖1A所示，n+型和p+型區(qū)域是接觸的；該結(jié)構(gòu)通常形成于SRAM器件。該柵極結(jié)構(gòu)的頂表面一般覆蓋有硬掩膜(通常為氮化物)17。氮化物蝕刻阻止層13和HDP氧化物被沉積于柵極區(qū)域。(氧化物區(qū)域14優(yōu)選為HDP氧化物而非BPSG，以便允許在較低的溫度加工)。圖1B是縱向橫截面視圖，其示出柵極區(qū)域11，12形成于襯底1上面的柵極氧化物層15。圖1C是橫向橫截面視圖，其示出氮化物隔離器16，氮化物蝕刻阻止層13和HDP氧化物14在多晶硅柵極的一邊。柵極結(jié)構(gòu)轉(zhuǎn)換為硅化物涉及從柵極頂部除去蝕刻阻止層13和硬掩膜17，然后硅化物形成金屬在多晶硅上的沉積層18(參看圖2A)。然后執(zhí)行自對準(zhǔn)硅化物工藝(其細(xì)節(jié)為本領(lǐng)域所公知)以轉(zhuǎn)換各多晶硅區(qū)域11，12為具有區(qū)域19a，19b的硅化物層(圖2B)。
在多晶硅區(qū)域11和12之間的摻雜的差異導(dǎo)致不同成分的硅化物區(qū)域的形成；例如，區(qū)域19a中的CoxSiy，區(qū)域19b中的CowSiz。這導(dǎo)致在區(qū)域19a和19b之間界面附近高電阻系數(shù)的區(qū)域的形成。此外，有必要為柵極區(qū)域19a和19b(其將分別變成NFET和PFET柵極)提供不同應(yīng)力。因此，需要硅化物柵極工藝，其中多晶硅柵極區(qū)域分別轉(zhuǎn)換為硅化物，和使用覆蓋金屬層(blanket metal layer)同時轉(zhuǎn)換相反。

發(fā)明內(nèi)容
本發(fā)明通過為半導(dǎo)體器件提供用于制造柵極結(jié)構(gòu)的方法解決上述需要，在該半導(dǎo)體器件中柵極結(jié)構(gòu)具有內(nèi)隔離器。根據(jù)本發(fā)明的第一個方面，這通過首先除去器件中柵極區(qū)域的材料，形成柵極介電體于襯底上暴露區(qū)域，并然后形成內(nèi)隔離器層于柵極介電體和介電材料上而實(shí)現(xiàn)。然后形成硅材料層，其位于內(nèi)隔離器層上。該結(jié)構(gòu)然后被平面化(也就是，硅層的第一部分和內(nèi)隔離器層第一部分被除去)，以便鄰近介電體材料的頂表面被暴露，而硅層的第二部分和內(nèi)隔離器層的第二部分保持在柵極區(qū)域，且具有與頂表面共平面的表面。然后硅化物柵極結(jié)構(gòu)由硅層的第二部分形成；硅化物柵極結(jié)構(gòu)通過內(nèi)隔離器層的第二部分與介電材料分開。
半導(dǎo)體器件可包括第一柵極區(qū)域和第二柵極區(qū)域，其間有界面。當(dāng)該器件具有兩個柵極區(qū)域時，上述工藝可用在兩個柵極區(qū)域中，以便產(chǎn)生分開的硅化物結(jié)構(gòu)，并具有分開該兩個結(jié)構(gòu)的內(nèi)隔離器。
根據(jù)本發(fā)明的第二個方面，柵極結(jié)構(gòu)(鄰近介電材料)是通過除去柵極區(qū)域的材料而制造的以暴露襯底的一部分；形成臨時性柵極介電體于暴露部分；且形成內(nèi)隔離器層于柵極介電體和介電材料上。臨時性柵極介電體和內(nèi)隔離器層的第一部分被除去，以便介電材料的頂表面被暴露且一部分襯底再次被暴露。新的柵極介電體形成于該暴露部分的襯底上；然后硅材料形成于內(nèi)隔離器層上面且在介電材料頂表面的上面。該結(jié)構(gòu)然后被平面化(也就是，第一部分硅層被除去)，以便介電材料的頂表面被暴露，且硅層的第二部分保持在柵極區(qū)域并具有和頂表面共面的表面；硅化物柵極結(jié)構(gòu)然后由第二部分硅層形成。
半導(dǎo)體器件通常制造于晶片上；內(nèi)隔離器層和硅層分別通過沉積覆蓋氮化物層和覆蓋硅層于晶片上形成。
根據(jù)本發(fā)明的另一個方面，提供了在襯底上具有柵極結(jié)構(gòu)的半導(dǎo)體器件。該柵極結(jié)構(gòu)鄰近于具有頂表面的介電材料，且包括柵極區(qū)域的部分襯底上并與其接觸的柵極介電體。該結(jié)構(gòu)也包括內(nèi)隔離器層，其與介電材料接觸，和硅化物結(jié)構(gòu)，其具有與頂表面共面的上部表面。柵極區(qū)域可視作具有底和側(cè)壁的溝槽，并具有在溝槽底部上面的柵極介電體，內(nèi)隔離器層和溝槽側(cè)壁接觸，且硅化物結(jié)構(gòu)填充溝槽。特別地，柵極區(qū)域可具有第一硅化物結(jié)構(gòu)和第二硅化物結(jié)構(gòu)，且一部分內(nèi)隔離器層將第一硅化物結(jié)構(gòu)和第二硅化物結(jié)構(gòu)分開。


圖1A是具有n+和p+多晶硅區(qū)域的典型CMOS柵極結(jié)構(gòu)的示意平面圖。
圖1B是圖1A中柵極區(qū)域的縱向橫截面圖。
圖1C是圖1A中柵極區(qū)域的橫向橫截面圖。
圖2A和2B是典型工藝的示意的縱向橫截面視圖，由此n+和p+多晶硅柵極區(qū)域被轉(zhuǎn)換為硅化物。
圖3-8說明按照本發(fā)明的第一個實(shí)施例，用于在一個柵極區(qū)域用內(nèi)隔離器形成硅化物柵極結(jié)構(gòu)的工藝的步驟。
圖9A-9H說明用圖3-8中的工藝，用于形成硅化物柵極結(jié)構(gòu)于另一個柵極區(qū)域的工藝的步驟。
圖10-12說明照本發(fā)明的第二個實(shí)施例，用于在一個柵極區(qū)域用內(nèi)隔離器形成硅化物柵極結(jié)構(gòu)的工藝的步驟。
具體實(shí)施例方式
本發(fā)明的實(shí)施例將作為置換柵極工藝的一部分說明，其中多晶硅柵極疊層制造于襯底上并在源極和漏極區(qū)域形成之后除去。具有n+多晶硅柵極11和p+多晶硅柵極12的圖1A-1C中典型的柵極結(jié)構(gòu)是此處所述的本發(fā)明的實(shí)施例的起始點(diǎn)。
第一個實(shí)施例用于內(nèi)隔離器的覆蓋氮化物層在該實(shí)施例中，內(nèi)隔離器，通常為氮化硅，形成于溝槽中，該溝槽是通過除去多晶硅柵極產(chǎn)生的；該內(nèi)隔離器允許在不同區(qū)域分別形成硅化物柵極。圖3是工藝開始時該結(jié)構(gòu)的橫向橫截面視圖，其示出氮化物蝕刻阻止層13和在硬掩膜17上面的HDP氧化物層14及柵極區(qū)域12，且氮化物隔離器16在多晶硅柵極的一側(cè)。如圖3所示，該結(jié)構(gòu)在氮化物和氧化物沉積工藝之后被平面化。整個結(jié)構(gòu)(n+和p+區(qū)域)被進(jìn)一步平面化以暴露硬掩膜17(參看圖4)。
此時，掩蓋n+柵極區(qū)域11(未示出)的硬掩膜掩蓋有光刻膠50，以便只有被暴露的硬掩膜掩蓋區(qū)域12。被暴露的硬掩膜17被除去，且其下的p+多晶硅12和柵極氧化物15也被除去(參看圖5)。溝槽55因此形成，且在溝槽底部襯底有暴露部分。
在光刻膠50被除去之后，新的柵極介電體61形成于溝槽55的底部暴露的襯底上。柵極介電體可以是通過分子有機(jī)化學(xué)氣相沉積(MOCVD)或原子層沉積(ALD)沉積的熱氧化物(thermal oxide)，或可替換地是高k材料。然后沉積氮化物覆蓋層62，其掩蓋溝槽的側(cè)壁和柵極介電體(參看圖6)。此時，應(yīng)該指出，氮化物層62掩蓋所有溝槽55的側(cè)壁，包括在柵極區(qū)域12和柵極區(qū)域11之間的界面。和前面形成的隔離器16相對照，前面形成的隔離器16只在縱向方向上延伸，且因此不能將各個柵極區(qū)域彼此分開。
然后沉積多晶硅的覆蓋層71以掩蓋氮化物層62并填充溝槽55(參看圖7)。執(zhí)行平面化工藝，優(yōu)選為化學(xué)機(jī)械拋光(CMP)，以從HDP氧化物的頂表面上除去多晶硅和氮化物，留下具有氮化物內(nèi)隔離器63的多晶硅柵極72于溝槽中(參看圖8)。多晶硅柵極72然后被轉(zhuǎn)換為硅化物，使用本領(lǐng)域所公知的工藝(包括在硅化物形成之后退火和濕蝕刻)。此時，應(yīng)該強(qiáng)調(diào)，其它多晶硅柵極區(qū)域(該實(shí)施例中為n+區(qū)域11)不受上述的柵極置換和硅化(silicidation)工藝影響，因?yàn)樵搮^(qū)域仍然被部分原始硬掩膜17掩蓋。
繼續(xù)該實(shí)施例的工藝，n+多晶硅柵極區(qū)域11置換和硅化，如圖9A-9H所示。圖9A是p+多晶硅柵極區(qū)域硅化工藝之后，該結(jié)構(gòu)的縱向橫截面視圖。圖9A可以被理解為示于圖8中的結(jié)構(gòu)的可替換的視圖。如圖9A所示，內(nèi)隔離器63掩蓋由硅化物柵極結(jié)構(gòu)73占據(jù)的溝槽的側(cè)壁，且特別地，掩蓋n+多晶硅區(qū)域11的邊界。硬掩膜17余下的部分被除去(圖9B)。多晶硅柵極和其下柵極氧化物15被除去，形成類似于上面討論的溝槽55的溝槽，并暴露襯底1在柵極區(qū)域的部分和多個區(qū)域之間的界面處的內(nèi)隔離器63(圖9C)。
新的柵極介電體91形成于襯底的暴露部分上。如上面指出的那樣，柵極介電體可以是MOCVD或ALD沉積的熱氧化物，或可替換地高k材料。然后沉積氮化物覆蓋層92，掩蓋溝槽的側(cè)壁和柵極介電體91，而且掩蓋硅化物結(jié)構(gòu)73(參看圖9D)。沉積多晶硅覆蓋層95以填充溝槽(圖9E)；層95和硅化物結(jié)構(gòu)73通過氮化物層92分開。然后平面化該結(jié)構(gòu)以便溝槽外面的多晶硅被除去。余下的多晶硅被轉(zhuǎn)換為硅化物98(圖9F)。最后，氮化物層92被蝕刻以便氮化物層形成內(nèi)隔離器93而硅化物結(jié)構(gòu)73再次被暴露(圖9G)。值得注意的是用于在兩個區(qū)域制造硅化物結(jié)構(gòu)的材料和工藝是獨(dú)立的。因此，硅化物73(在原來為p+柵極12的區(qū)域)和硅化物98(在原來為n+柵極11的區(qū)域)可具有不同的組成和特性，以更好地滿足器件設(shè)計(jì)/性能要求。
然后沉積金屬層99于硅化物結(jié)構(gòu)73，93，以便產(chǎn)生對這兩個區(qū)域的電連接(圖9H)。
如圖9G和9H所示，在這個實(shí)施例中，兩個內(nèi)隔離器63，93在硅化物結(jié)構(gòu)73，98之間的界面處將它們分開。和圖1B的比較示出前面的n+和p+多晶硅柵極區(qū)域被轉(zhuǎn)換為硅化物柵極區(qū)域，每個都具有內(nèi)隔離器，且內(nèi)隔離器在柵極區(qū)域之間的邊界處接觸。至于分開不同的硅化物結(jié)構(gòu)，可以理解第二內(nèi)隔離器93的形成是任選的；界面可僅由內(nèi)隔離器63掩蓋。
第二個實(shí)施例蝕刻的氮化物層在這個實(shí)施例中，覆蓋氮化物層62被蝕刻以便只有溝槽的側(cè)壁被內(nèi)隔離器掩蓋。如第一個實(shí)施例中所描述的那樣加工柵極結(jié)構(gòu)至圖6所示的點(diǎn)(也就是，覆蓋氮化物層62掩蓋側(cè)壁和溝槽的底部)。然后用定向工藝，如反應(yīng)性離子蝕刻(RIE)蝕刻層62。作為該工藝的結(jié)果，氮化物62和薄柵極氧化物61從溝槽的底部除去，以便襯底1再次被暴露；此外，最靠近溝槽頂部的氮化物層的邊緣被降低并提供更圓的形狀(參看圖10)。新的柵極介電體110形成于溝槽的底部，沉積多晶硅的覆蓋層，其填充溝槽(圖11)。然后平面化多晶硅層112以再次暴露掩蓋其它柵極區(qū)域的硬掩膜17，從而再次暴露圍繞溝槽的HDP氧化物。然后留在溝槽中的多晶硅被轉(zhuǎn)換為硅化物115(圖12)。
雖然本發(fā)明以特定實(shí)施例說明，顯然，考慮到前面的說明書，多種替換，修改和變化對本領(lǐng)域的技術(shù)人員是顯然的。因此，本發(fā)明傾向于包括所有這樣的替換，修改和變化，它們都落入本發(fā)明權(quán)利要求的范疇及精神范圍內(nèi)。
權(quán)利要求
1.一種用于為半導(dǎo)體器件制造柵極結(jié)構(gòu)的方法，所述柵極結(jié)構(gòu)形成于襯底上，且所述柵極結(jié)構(gòu)鄰近具有頂表面的介電材料，該方法包括以下步驟除去所述器件中柵極區(qū)域內(nèi)的材料以暴露部分襯底；形成柵極介電體于暴露的襯底部分；形成內(nèi)隔離器層于所述柵極介電體和所述介電材料上；形成硅層于所述內(nèi)隔離器層上；除去第一部分硅層和第一部分內(nèi)隔離器層，以便所述介電材料的頂表面被暴露，且第二部分硅層和第二部分內(nèi)隔離器保留在所述柵極區(qū)域并具有和所述頂表面共面的表面；以及由第二部分硅層形成硅化物柵極結(jié)構(gòu)，所述硅化物柵極結(jié)構(gòu)和所述介電材料由所述第二部分內(nèi)隔離器層分開。
2.如權(quán)利要求1所述的方法，其中所述半導(dǎo)體器件包括第一柵極區(qū)域和第二柵極區(qū)域，且其間有界面，所述的形成內(nèi)隔離器層的步驟進(jìn)一步包括覆蓋所述界面。
3.如權(quán)利要求1所述的方法，其中所述除去材料的步驟進(jìn)一步包括除去所述柵極區(qū)域上面的硬掩膜。
4.如權(quán)利要求1所述的方法，其中所述在所述柵極區(qū)域除去材料的步驟形成具有側(cè)壁和底部的溝槽，所述底部是所述襯底被暴露的部分，所述形成所述內(nèi)隔離器層的步驟進(jìn)一步包括形成所述層于所述溝槽的所述側(cè)壁上，以及所述形成所述硅層的步驟包括填充所述溝槽。
5.如權(quán)利要求1所述的方法，其中所述半導(dǎo)體器件制造于晶片上，所述的形成所述內(nèi)隔離器層的步驟包括形成覆蓋氮化物層于所述晶片上，且所述形成所述硅層的步驟包括形成覆蓋硅層于所述晶片上。
6.如權(quán)利要求1所述的方法，其中所述半導(dǎo)體器件包括第一柵極區(qū)域和第二柵極區(qū)域，所述除去步驟和所述形成步驟針對所述第一柵極區(qū)域執(zhí)行，且所述方法進(jìn)一步包括以下步驟除去所述器件的所述第二柵極區(qū)域中的材料以暴露部分襯底；形成第二柵極介電體于所述襯底的所述暴露部分；可選地形成額外的內(nèi)隔離器層于所述第二柵極介電體和所述第二介電材料上；在所述額外的內(nèi)隔離器層上和在所述第二柵極介電體上形成額外的硅層；除去第一部分額外的硅層和第一部分額外內(nèi)隔離器層，以便所述介電材料的頂表面被暴露，且第二部分額外的硅層和第二部分額外的內(nèi)隔離器層保留在所述柵極區(qū)域中；以及由所述第二部分硅層形成第二硅化物柵極結(jié)構(gòu)，所述第二硅化物柵極結(jié)構(gòu)和所述第一硅化物柵極結(jié)構(gòu)由所述內(nèi)隔離器層和所述額外的內(nèi)隔離器層中至少一個分開。
7.如權(quán)利要求6所述的方法，進(jìn)一步包括沉積金屬層于所述硅化物柵極結(jié)構(gòu)和所述第二硅化物柵極結(jié)構(gòu)之上的步驟，由此形成對所述硅化物柵極結(jié)構(gòu)和所述第二硅化物柵極結(jié)構(gòu)的接觸。
8.一種用于為半導(dǎo)體器件制造柵極結(jié)構(gòu)的方法，所述柵極結(jié)構(gòu)形成于襯底上，所述柵極結(jié)構(gòu)鄰近具有頂表面的介電材料，所述方法包括以下步驟除去所述器件中柵極區(qū)域內(nèi)的材料以暴露部分襯底；形成臨時柵極介電體于暴露的襯底部分；形成內(nèi)隔離器層于所述柵極介電體和所述介電材料上；除去臨時性柵極介電體和所述內(nèi)隔離器層的第一部分，以便所述介電材料的所述頂表面被暴露，且所述部分襯底被暴露；形成新的柵極介電體于所述襯底的所述暴露部分；形成硅層于所述內(nèi)隔離器層之上和所述介電材料的頂表面之上；除去第一部分硅層，以便所述介電材料的頂表面被暴露，且第二部分硅層保留在所述柵極區(qū)域并具有和所述頂表面共面的表面；以及由所述第二部分硅層形成硅化物柵極結(jié)構(gòu)。
9.如權(quán)利要求8所述的方法，其中所述除去材料的步驟進(jìn)一步包括除去所述柵極區(qū)域上的硬掩膜。
10.如權(quán)利要求8所述的方法，其中所述的在所述柵極區(qū)域除去材料的步驟形成具有側(cè)壁和底部的溝槽，所述底部是所述襯底被暴露的部分，所述形成所述內(nèi)隔離器層的步驟進(jìn)一步包括形成所述層于所述溝槽的所述側(cè)壁上，以及所述形成所述硅層的步驟包括填充所述溝槽。
11.如權(quán)利要求8所述的方法，其中所述半導(dǎo)體器件制造于晶片上，所述的形成所述內(nèi)隔離器層的步驟包括形成覆蓋氮化物層于所述晶片上，且所述形成所述硅層的步驟包括形成覆蓋硅層于所述晶片上。
12.如權(quán)利要求10所述的方法，其中內(nèi)隔離器層的所述第一部分是通過定向蝕刻工藝除去的，以便所述內(nèi)隔離器層的第二部分保留在所述溝槽的側(cè)壁上。
13.如權(quán)利要求12所述的方法，其中所述定向蝕刻工藝在所述溝槽的所述側(cè)壁的上部除去部分內(nèi)隔離器層。
14.如權(quán)利要求8所述的方法，其中所述半導(dǎo)體器件包括第一柵極區(qū)域和第二柵極區(qū)域，該第一柵極區(qū)域和第二柵極區(qū)域間有界面，且所述形成內(nèi)隔離器層的步驟進(jìn)一步包括掩蓋所述界面。
15.一種具有在襯底上的柵極結(jié)構(gòu)的半導(dǎo)體器件，所述柵極結(jié)構(gòu)鄰近具有頂表面的介電材料，所述器件包括柵極介電體，在柵極區(qū)域內(nèi)部分襯底上并與其接觸；與所述介電材料接觸的內(nèi)隔離器層；以及具有和所述頂表面共平面的上部表面的硅化物結(jié)構(gòu)，其中所述柵極區(qū)域特征為具有底部和側(cè)壁的溝槽，所述柵極介電體在所述溝槽的底部之上，所述內(nèi)隔離器層和所述溝槽的側(cè)壁接觸，且所述硅化物結(jié)構(gòu)填充所述溝槽。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述內(nèi)隔離器層在所述柵極介電體之上且與其接觸。
17.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述柵極區(qū)域內(nèi)置有第一硅化物結(jié)構(gòu)和第二硅化物結(jié)構(gòu)，且一部分所述的內(nèi)隔離器層將所述第一硅化物結(jié)構(gòu)和所述第二硅化物結(jié)構(gòu)分開。
18.如權(quán)利要求17所述的半導(dǎo)體器件，進(jìn)一步包括位于所述第一硅化物結(jié)構(gòu)和所述第二硅化物結(jié)構(gòu)之上并與它們接觸的金屬層。
19.如權(quán)利要求15所述的半導(dǎo)體器件，其中所述內(nèi)隔離器層包括氮化硅。
20.如權(quán)利要求17所述的半導(dǎo)體器件，其中所述柵極區(qū)域包括第一部分和第二部分，所述第一部分內(nèi)置有第一內(nèi)隔離器和第一硅化物結(jié)構(gòu)，而所述第二部分內(nèi)置有第二內(nèi)隔離器和第二硅化物結(jié)構(gòu)，以便在所述第一部分和所述第二部分之間的邊界上，所述第一內(nèi)隔離器的一部分與所述第二內(nèi)隔離器的一部分相接觸。
全文摘要
本發(fā)明提供一種方法，其用于為半導(dǎo)體器件制造柵極結(jié)構(gòu)，該半導(dǎo)體器件中的柵極結(jié)構(gòu)具有內(nèi)隔離器。置換柵極工藝被使用，其中材料從柵極區(qū)域被除去以便暴露部分襯底；柵極介電體形成于所述襯底的暴露部分；內(nèi)隔離器層形成于柵極介電體和柵極介電材料上。然后形成硅層，其在內(nèi)隔離器層上。該結(jié)構(gòu)然后被平面化以便部分襯底層和內(nèi)隔離器層保留在該柵極區(qū)域。然后由硅形成硅化物柵極結(jié)構(gòu)；硅化物柵極結(jié)構(gòu)和圍繞該柵極的介電材料由內(nèi)隔離器層分開。半導(dǎo)體器件可包括第一柵極區(qū)域和第二柵極區(qū)域，其間有界面，且內(nèi)隔離器層掩蓋該界面。當(dāng)器件具有兩個柵極區(qū)域時，工藝可用在兩個柵極區(qū)域，以便產(chǎn)生分開的硅化物結(jié)構(gòu)，且內(nèi)隔離器將這兩個結(jié)構(gòu)分開。
文檔編號H01L21/8238GK1638050SQ20051000413
公開日2005年7月13日 申請日期2005年1月7日 優(yōu)先權(quán)日2004年1月9日
發(fā)明者顧伯聰, 安·斯蒂根, 萬幸仁, 黃洸漢 申請人:國際商業(yè)機(jī)器公司