技術(shù)編號(hào)：6846834
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于半導(dǎo)體元件的制造。特別的是，在一觀點(diǎn)中，其是有關(guān)于形成于絕緣層上覆半導(dǎo)體(SOI)基材結(jié)構(gòu)上的多柵與平面型晶體管。背景技術(shù) 目前趨勢(shì)為減小典型絕緣層上覆半導(dǎo)體(SOI)基材中的半導(dǎo)體層的厚度，以用于技術(shù)更新轉(zhuǎn)變的平面型晶體管(例如，130nm至90nm至65nm技術(shù)更新)?，F(xiàn)在，使用SOI結(jié)構(gòu)制造的平面型晶體管的主動(dòng)區(qū)的典型厚度是大約400埃，且期待能在未來(lái)技術(shù)更新中變得更小。如圖1所示，多柵晶體管20(例如FinFET)一般具有一垂直型半導(dǎo)...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。