技術(shù)編號：6845852
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及用于制造集成電路的裝置和方法，更具體而言，涉及用于制造集成電路的高K電介質(zhì)。背景技術(shù) CMOS器件包括n溝道和p溝道場效應(yīng)晶體管(FET)，并且形成集成電路的襯底。這些晶體管是基于金屬氧化物的半導(dǎo)體器件，其包括源極區(qū)和漏極區(qū)以及其間的絕緣柵。隨著集成電路的密度以及性能的增加，晶體管的尺寸必須減小。結(jié)果，絕緣柵介電層的厚度必須制造得更小。至于柵極電介質(zhì)，該介電層的一個理想特性是它耦合上面的柵電極到下面的溝道，以使得該溝道可以響應(yīng)施加到柵極的激勵。在...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。