技術編號：6838791
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本實用新型有關于一種具有低介電常數之內金屬介電層的半導體晶片，特別有關一種切割道(scribe line)上的測試鍵(test key)配置的設計規(guī)則。本實用新型更有關于一種于芯片的轉角區(qū)域的導線環(huán)(conductive ring)設計規(guī)則。一詞匯“閑置區(qū)域(free area)”意謂切割道上禁止設置測試鍵的區(qū)域，其可防止芯片的轉角區(qū)域附近發(fā)生脫層(delamination)或剝離(peeling)的現象。于導線環(huán)中形成一個或多個槽溝，則可避免施加于芯片轉...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。