技術(shù)編號：6818716
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明是有關于一種半導體只讀存儲器的高密度行解碼裝置，尤指一種將一行解碼線路、一緩沖線路及一行選擇線路集中在一起布局，使半導體只讀存儲器的行解碼裝置達到高密度、高速度、高效率之目的。一般而言，公知的半導體只讀存儲器行解碼裝置是將行解碼裝置與行選擇線路分開布局在不同的區(qū)域中，其中僅有行選擇線路與只讀存儲器單元陣列切齊布局，如附圖說明圖1所示，圖1為公知半導體只讀存儲器的方框示意圖。圖中主要包括有一行前置解碼線路30，它連接一行解碼線路及緩沖線路50，左右兩側(cè)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。