技術(shù)編號(hào)：6815828
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種集成電路存儲(chǔ)器電容的制造方法，特別涉及一種具有高電容值電容結(jié)構(gòu)的制造方法。在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中，一般利用半導(dǎo)體襯底上陣列的電容充電(charge)或放電(discharge)的型態(tài)來(lái)存儲(chǔ)資料，通常，以放電形式的電容代表邏輯1，而充電形式的電容代表邏輯0，將二進(jìn)位(binary)的一獨(dú)立位元(bit)存儲(chǔ)在單一電容。因此，存儲(chǔ)電容的電極表面積決定在一操作電壓下電容中電荷的存儲(chǔ)量，電極隔離的可靠度，以及在電荷存儲(chǔ)電容間電容介電質(zhì)的介...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。