技術編號：6808796
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及防止N-溝道型薄膜晶體管(TFT)惡化的高可靠性薄膜半導體集成電路。如圖4所示，連接P-溝道型薄膜晶體管(TFT)401的漏電極與N-溝道型TFT402的漏電極構成“非”門電路。在這種狀態(tài)下，大電流流入N-溝道型TFT402的漏電極。如圖5所示，若N-溝道型TFT402的漏電壓高，N-溝道型TFT402的柵電極中的電子被俘獲到鄰近漏區(qū)的作為絕緣膜的氧化膜中，因而，在漏區(qū)與溝道形成區(qū)之間的界面部分中形成弱P-型區(qū)。這防止了N-溝道型TFT402中的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。