技術(shù)編號：6782160
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種用于控制時鐘(諸如數(shù)據(jù)選通信號)的時鐘控制電路 及包括該時鐘控制電路的數(shù)據(jù)對齊電路；且更具體而言，涉及一種能夠防 止在上升選通信號與下降選通信號之間的重迭的時鐘控制電路，及包括該 時鐘控制電路的數(shù)據(jù)對齊電路。背景技術(shù)已持續(xù)開發(fā)半導體存儲器裝置，以提高集成度并增加其操作速度。為 增加^Mt速度，已涌現(xiàn)同步半導體存儲器裝置，其可與外部時鐘同步操作。已提出且開發(fā)一種單數(shù)據(jù)速率(SDR)同步半導體存儲器裝置，其在一 個時鐘循環(huán)期間經(jīng)由 一個數(shù)據(jù)管腳與...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。