技術編號：6774625
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體存儲器件，尤其涉及安裝了糾錯碼電路(errorcorrection code circuit)的動態(tài)隨機存取存儲器(DRAM)等半導體存儲器件。背景技術 根據(jù)本發(fā)明人所研究的結(jié)果，關于提高DRAM的可靠性的技術，能夠考慮以下內(nèi)容。例如，在專利文獻1中，示出了如圖21所示的存儲器電路。圖21所示的存儲器電路是由糾錯碼電路(ECC電路)對來自SRAM或DRAM的存儲單元的數(shù)據(jù)進行判斷和修正的結(jié)構(gòu)。當使用這種結(jié)構(gòu)時，即使在4位數(shù)據(jù)位中產(chǎn)生錯誤，也...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。