技術編號：6772760
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體存儲器，更詳細地說，涉及動態(tài)隨機存取存儲器(DRAM)中的測試模式判斷電路的改進。一般說來，DRAM有多種測試模式。如果設置在DRAM內(nèi)的測試模式判斷電路檢測出測試模式，則DRAM便進入測試模式狀態(tài)。使用者在一般情況下使用DRAM時，測試模式判斷電路在WCBR(WE(寫啟動信號)、CAS(列地址選通信號)BEFORE RAS(行地址選通信號))循環(huán)中，檢測是否有比H(邏輯高)電平還高的超VIH電平施加在地址引腳上，以便DRAM不致錯誤地進...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。