技術(shù)編號：6768462
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明一般來說涉及時鐘輸入緩沖器。背景技術(shù)通常，時鐘輸入緩沖器用以控制到各種電路的輸入。舉例來說，結(jié)合低電力雙數(shù)據(jù)速率2(LPDDR2)同步動態(tài)隨機存取存儲器(LPDDR2-S(SDRAM))或非易失性存儲器(LPDDR2-N)，可使用時鐘啟用(CKE)輸入信號停用除時鐘以外的所有信號的輸入緩沖器。時鐘輸入緩沖器消耗電力，甚至當時鐘穩(wěn)定時，因為時鐘輸入緩沖器是使用差分放大器實施的發(fā)明內(nèi)容 附圖說明圖I是一個實施例的電路示意圖；圖2時本發(fā)明的一個實施例的更詳...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。