技術(shù)編號：6765320
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種，該存儲器電路包含耦接至一存儲器陣列的多個地址線，其中包括在一擦除操作中被取消選取的一具有一個或多個地址線的第一組地址線，以及在該擦除操作中被選取的一具有一個或多個地址線的第二組地址線。該控制電路耦接該第一組地址線至一接地電壓，以響應(yīng)一用以執(zhí)行該擦除操作的擦除指令。其他例子更包含一可切換地將一個地址線耦合到一個全局的地址線的一第一晶體管，以及一可切換地將一個地址線耦接至一個接地電壓的一第二晶體管。該控制電路可耦接至該第一晶體管與該第二晶體管...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。