技術(shù)編號：6761324
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體存儲器的低電壓化和低功耗化。背景技術(shù) 圖6示出現(xiàn)有的SRAM的電路。該SRAM具有以陣列狀配置的多個存儲單元1A～1D。這些存儲單元因具有同一結(jié)構(gòu)，故以例示存儲單元1A來說明。存儲單元1A由2個負載用晶體管MP1A、MP2A、2個傳送用晶體管MN1A、MN2A和2個驅(qū)動用晶體管MN3A、MN4A構(gòu)成。2個傳送用晶體管MN1A、MN2A的柵極連接到字線WLn上，其漏極連接到位線BITO、NBITO上。2個負載用晶體管MP1A、MP2A的源極連...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。