技術(shù)編號：6757815
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體存儲裝置，特別是涉及具有對存儲單元進行訪問的字線的驅(qū)動電路的半導體存儲裝置。背景技術(shù) 在與字線正交的比特線的交點配置了存儲單元的DRAM等半導體存儲裝置在各方面被廣泛使用。在這樣的半導體存儲裝置中，在字線復位時，抑制負電位的VBB電平的飄浮，降低存儲單元等的漏泄電流的負字線方式是公知的，例如專利文獻1所披露的。專利文獻1的字線驅(qū)動器電路把字線提升到電位VSS(接地電位)之后，經(jīng)過規(guī)定的延遲時間，再使其下降到比VSS低的VBB(負電位)。該規(guī)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。