技術(shù)編號：6751896
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及具有多個存儲器陣列(memory arrays)的半導(dǎo)體存儲裝置，具體涉及存儲裝置中的輸入/輸出結(jié)構(gòu)。背景技術(shù) 圖1包括具有以9的倍數(shù)位定義的數(shù)據(jù)輸入/輸出結(jié)構(gòu)的傳統(tǒng)半導(dǎo)體存儲裝置的框圖。該半導(dǎo)體存儲裝置10包括排列在四行和兩列的區(qū)域中的8個存儲器陣列MAT0至MAT7。圖2是圖1所示的存儲器陣列的詳細框圖，例如，存儲器陣列MAT0。參照圖1和2，每個存儲器陣列包括多個存儲塊(memory blocks)BLK0至BLK7、一主行解碼電路MRD、...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。