技術(shù)編號(hào)：6747145
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)器，特別涉及在低電源電壓的條件下，對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)的寫入及擦除，而且從存儲(chǔ)單元讀出數(shù)據(jù)的非易失性半導(dǎo)體存儲(chǔ)器。近年來，作為非易失性半導(dǎo)體存儲(chǔ)器之一種的快速存儲(chǔ)器，由于其制造成本比動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)便宜，所以期待著將其作為下一代的存儲(chǔ)器件。圖59是表示現(xiàn)有的NOR型快速存儲(chǔ)器的存儲(chǔ)單元陣列5000的結(jié)構(gòu)的電路圖。存儲(chǔ)單元陣列5000中排列多條字線WL及多條位線BL。在圖59中，有代表性地示出了字線WL1、WL2、WL...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。