技術(shù)編號：6740110
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及雙速率數(shù)據(jù)(Double Data Rate, DDR)存儲系統(tǒng)，具體涉及一種基于延遲單元的自校準(zhǔn)系統(tǒng)，更具體涉及一種用于DDR存儲器輸出的數(shù)據(jù)信號和數(shù)據(jù)選通信號的基于延遲單元的自校準(zhǔn)系統(tǒng)。背景技術(shù)雙速率數(shù)據(jù)存儲系統(tǒng)通常包括一個DDR控制器(DDR controller)和一個DDR存儲器(DDR memory), DDR控制器根據(jù)DDR規(guī)范中定義的時序向DDR存儲器發(fā)出初始化、讀、寫操作等命令，DDR存儲器根據(jù)DDR規(guī)范的定義正確地響應(yīng)接收到的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。