技術(shù)編號(hào)：6647174
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路裝置、及將其裝配于印刷電路板上的電子電路裝置的多個(gè)鄰接配線間的串?dāng)_分析方法、延遲時(shí)間計(jì)算方法以及利用該方法的電子電路裝置的設(shè)計(jì)和制造方法等。背景技術(shù) 迄今為止，在實(shí)現(xiàn)邏輯電路時(shí)，采用在將稱為電路元或電路塊(也稱為電路單元)的具有一定邏輯功能的大小電子電路配置于半導(dǎo)體集成電路芯片上或組件內(nèi)或基板上之后，利用金屬配線將各電路元或電路塊的輸入輸出端子進(jìn)行連線的方法。如果可將作為設(shè)計(jì)對(duì)象的半導(dǎo)體集成電路芯片、組件模塊、基板上系統(tǒng)以更小的面積...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。