技術(shù)編號(hào)：6640092
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路，尤其涉及一種，具體包括非易失性存儲(chǔ)器、處理器；處理器通過一類FIFO寫緩存器與非易失性存儲(chǔ)器連接，以緩解處理器對非易失性存儲(chǔ)器的寫延遲；本發(fā)明技術(shù)方案，用嵌入式DRAM構(gòu)成的類FIFO寫緩存器，每次成功將類FIFO寫緩存器內(nèi)的數(shù)據(jù)寫入到非易失性存儲(chǔ)器，類FIFO寫緩存器中的數(shù)據(jù)均做一次移位操作，即所有數(shù)據(jù)刷新了一次，從而無需額外的刷新電路，降低了芯片的面積，同時(shí)采用嵌入式DRAM結(jié)構(gòu)的存儲(chǔ)單元能夠進(jìn)一步降低緩沖器的尺寸，從而降低了芯片成...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。