技術(shù)編號(hào)：6619414
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種多核處理器芯片內(nèi)的總線網(wǎng)絡(luò)結(jié)構(gòu)，特別是各內(nèi)核之間數(shù)據(jù)通訊 總線的設(shè)計(jì)結(jié)構(gòu)。背景技術(shù)隨著微電子技術(shù)逐步邁入納米層次，隨之而來(lái)的問(wèn)題是處理器內(nèi)部的銅線線寬太 過(guò)纖細(xì)，以至于線與線之間電子相互吸引產(chǎn)生電子躍遷；更細(xì)的線寬意味著故障率顯著提 高；芯片的功耗已經(jīng)嚴(yán)重影響到了處理器的性能。作為人類已能掌握的微觀極限，今后已經(jīng) 很難再利用更細(xì)的線寬、更微小的電路來(lái)實(shí)現(xiàn)處理器的性能提升，也即緊緊依靠電子技術(shù) 的進(jìn)步已經(jīng)無(wú)法繼續(xù)支撐處理器性能的持續(xù)改進(jìn)。因此，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。