技術(shù)編號(hào)：6584515
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。背景技術(shù) 本發(fā)明涉及一種寄存存儲(chǔ)模塊，且更特別地，涉及一種在寄存器中具有延遲鎖定環(huán)路(下文簡(jiǎn)稱為DLL)電路的存儲(chǔ)模塊。為了響應(yīng)高頻帶，已經(jīng)提出了使用DQ總線和時(shí)鐘總線(下文稱為相關(guān)技術(shù))的短線總線布局技術(shù)。在相關(guān)技術(shù)中，把從芯片組(或存儲(chǔ)器控制器)發(fā)送的外部時(shí)鐘信號(hào)WCLK分送進(jìn)多個(gè)存儲(chǔ)裝置中，這些存儲(chǔ)裝置設(shè)置在每個(gè)存儲(chǔ)模塊的襯底上。同時(shí)，在相關(guān)技術(shù)中，將從芯片組發(fā)送到存儲(chǔ)模塊中的指令/地址信號(hào)(下文簡(jiǎn)稱為C/A)鎖存到C/A寄存器中(下文稱為寄存器)，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。