技術(shù)編號(hào)：6582308
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種微處理器浮點(diǎn)部件驗(yàn)證裝置。 背景技術(shù)在微處理器驗(yàn)證中，浮點(diǎn)部件設(shè)計(jì)復(fù)雜，操作數(shù)驗(yàn)證空間幾乎是一個(gè)無(wú)限空間，難 以窮盡，驗(yàn)證難度很高。通常對(duì)浮點(diǎn)部件的驗(yàn)證，采用單一的模擬驗(yàn)證或者形式驗(yàn)證，激勵(lì) 采用焦點(diǎn)測(cè)試激勵(lì)和偽隨機(jī)測(cè)試激勵(lì)，這樣的驗(yàn)證裝置速度慢，要實(shí)現(xiàn)高驗(yàn)證覆蓋率，驗(yàn)證 周期長(zhǎng)，難以滿足芯片開發(fā)周期的需要。發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是提供一種處理器浮點(diǎn)部件驗(yàn)證裝置，使用戶高效的完 成浮點(diǎn)部件驗(yàn)證。為解決上述問題，提出了一種采用FPGA平...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。