技術編號：6575412
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于集成電路設計，涉及考慮版圖相關應力對電路特性影響的集成電路 設計，尤其涉及獲得STI工藝引入應力對電路特性影響的方法。背景技術隨著集成電路技術的發(fā)展，應力作為一種影響晶體管器件性能的因素得到了廣泛的研 究。多種不同的工藝被采用來人為引入額外的應力以獲得所需的器件性能改變。 一種典 型的應變溝道技術通過在SiGe襯底上外延生長一層用于制作器件的Si層。由于Si與 SiGe層的晶格常數不同，在Si層中將引入溝道平面內的雙軸拉應力。這一應力的引入影 響...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。