專利名稱：一種獲得考慮版圖相關(guān)應(yīng)力后電路性能的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，涉及考慮版圖相關(guān)應(yīng)力對(duì)電路特性影響的集成電路 設(shè)計(jì)，尤其涉及獲得STI工藝引入應(yīng)力對(duì)電路特性影響的方法。
背景技術(shù)：
隨著集成電路技術(shù)的發(fā)展，應(yīng)力作為一種影響晶體管器件性能的因素得到了廣泛的研 究。多種不同的工藝被采用來人為引入額外的應(yīng)力以獲得所需的器件性能改變。 一種典 型的應(yīng)變溝道技術(shù)通過在SiGe襯底上外延生長一層用于制作器件的Si層。由于Si與 SiGe層的晶格常數(shù)不同，在Si層中將引入溝道平面內(nèi)的雙軸拉應(yīng)力。這一應(yīng)力的引入影 響Si的價(jià)帶特性，使得電子的有效質(zhì)量減小，遷移率增大，因而可以獲得更大的驅(qū)動(dòng)電 流和更快的器件速度。載流子遷移率描述了半導(dǎo)體材料中載流子運(yùn)動(dòng)受外加電場影響的 特性。半導(dǎo)體材料如硅中的機(jī)械應(yīng)力會(huì)改變材料的能帶特性，進(jìn)而影響包括載流子遷移 率在內(nèi)的多方面因素。對(duì)于硅材料器件，溝道平面內(nèi)的雙軸拉應(yīng)力會(huì)改善nM0S器件的特 性，而沿著溝道方向的單軸壓應(yīng)力有助于提高pMOS器件的載流子遷移率。 在人為引入并得到良好控制的應(yīng)力因素之外，部分與電路的版圖特性直接相關(guān)的應(yīng)力來 源也起到了顯著的影響。在集成電路制作工藝中，每個(gè)集成電路需要在不同的層次上進(jìn) 行描述。對(duì)于同一個(gè)集成電路，電路網(wǎng)單描述了電路的拓?fù)浣Y(jié)構(gòu)以及各晶體管的參數(shù)， 版圖描述了制造集成電路時(shí)的各工藝步驟形成材料的幾何形狀。版圖使用多層不同的掩 模版描述制造過程中對(duì)應(yīng)的多層不同材料的幾何形狀。在這些層中，每個(gè)多晶硅層與有 源區(qū)層的獨(dú)立重合區(qū)域構(gòu)成一個(gè)溝道區(qū)，每個(gè)這樣的溝道區(qū)對(duì)應(yīng)一個(gè)晶體管。版圖提取 工具用于分析集成電路的版圖以及電路網(wǎng)單，獲得版圖對(duì)應(yīng)的器件及其連接關(guān)系，并得 到電路網(wǎng)單與版圖中各晶體管的對(duì)應(yīng)關(guān)系。集成電路制造工藝中的很多步驟都會(huì)引入額 外的應(yīng)力，這些工藝包括材料的生長、淀積、氧化、刻蝕以及退火等等。這些工藝引入 的額外應(yīng)力，或者稱為無意引入的應(yīng)力，會(huì)疊加在人為引入的應(yīng)力上，改變晶體管中的 應(yīng)力分布，進(jìn)而影響晶體管以及整個(gè)電路的特性。在這些無意引入的應(yīng)力中， 一部分不 僅僅依賴于產(chǎn)生應(yīng)力的工藝本身的參數(shù)或材料本身的特性，而是與待制作電路的版圖形 狀直接相關(guān)，不同的版圖結(jié)構(gòu)會(huì)最終造成不同的應(yīng)力分布，這類應(yīng)力被稱為版圖相關(guān)應(yīng) 力。版圖相關(guān)應(yīng)力的典型例子是用于器件隔離的STI (Shallow Trench Isolation)工藝 所引入的應(yīng)力。在STI工藝中，首先在需要隔離的區(qū)域通過刻蝕在硅材料上形成隔離 槽，然后通過氧化及淀積在隔離槽中填充Si02，實(shí)現(xiàn)對(duì)不同區(qū)域的隔離。在這一工藝過程中，材料的刻蝕、氧化、淀積、退火以及不同材料的熱膨脹系數(shù)差異等均會(huì)在器件中 引入額外的應(yīng)力。器件的位置、有源區(qū)的形狀與大小以及周圍器件的形狀都會(huì)影響STI 工藝所引入的應(yīng)力的分布。由于這些過程導(dǎo)致的應(yīng)力分布與具體的版圖幾何結(jié)構(gòu)直接相 關(guān)，最終得到的器件性能也依賴于具體的版圖模式。
電子設(shè)計(jì)自動(dòng)化(EDA)工具被用于在設(shè)計(jì)階段分析預(yù)測集成電路的性能。電路仿真工 具，例如HSPICE是用于電路分析的EDA工具中的一種。電路仿真工具通過采用一定的器 件模型來計(jì)算電路網(wǎng)單所描述的集成電路的電學(xué)特性。晶體管的器件模型使用一組參數(shù) 和一定的數(shù)學(xué)模型來描述特定工藝所制造出的晶體管的特性。為了在電路設(shè)計(jì)階段獲得 這些與版圖相關(guān)的應(yīng)力對(duì)最終電路性能的影響，以實(shí)現(xiàn)對(duì)不同來源的應(yīng)力做出優(yōu)化來得 到最佳的電路性能，需要有準(zhǔn)確而易用的模型與分析方法。由于開發(fā)對(duì)應(yīng)版圖相關(guān)應(yīng)力 的模擬模型比較困難，且缺乏有效的仿真方法，尚未在目前應(yīng)用的電子設(shè)計(jì)自動(dòng)化(EDA) 工具中包括。在最新版本的BSIM4晶體管模型中僅包括了版圖相關(guān)應(yīng)力的部分影響，通 過擴(kuò)散區(qū)長度(LOD)參數(shù)來表征不同寬度STI結(jié)構(gòu)對(duì)載流子遷移率的影響。然而實(shí)際的應(yīng) 力分布是三維的，而且受到多種不同因素的影響，這種簡化的一維或偽二維模型遠(yuǎn)不能 準(zhǔn)確描述版圖相關(guān)應(yīng)力的影響。多種其它未考慮的因素，如溝道寬度、多指晶體管、非 矩形的有效區(qū)域、鄰近器件的影響等，均會(huì)改變晶體管中的應(yīng)力分布，對(duì)載流子遷移率 產(chǎn)生顯著的影響。因此，為了得到版圖相關(guān)應(yīng)力對(duì)電路特性的影響，需要計(jì)算晶體管中 的三維應(yīng)力分布狀況。
采用有限單元法的應(yīng)力數(shù)值計(jì)算能夠處理復(fù)雜的幾何結(jié)構(gòu)并給出準(zhǔn)確的結(jié)果，通過
設(shè)置合適的邊界條件和初始條件，有限單元法應(yīng)力數(shù)值計(jì)算可以用于對(duì)晶體管中三維應(yīng) 力分布的計(jì)算，進(jìn)而用于得到晶體管考慮應(yīng)力后的性能。采用初始應(yīng)力可以描述多種應(yīng) 力類型，包括材料自身初始應(yīng)力，材料生長體積膨脹引入的初始應(yīng)力，材料熱膨脹系數(shù) 差異引入的熱失配應(yīng)力，以及作為對(duì)特定工藝校準(zhǔn)的初始應(yīng)力?，F(xiàn)有的相關(guān)商用仿真工 具均采用有限元法來進(jìn)行應(yīng)力分布的計(jì)算。但現(xiàn)有的此類工具大都為工藝模擬(TCAD) 而設(shè)計(jì)開發(fā)，基于預(yù)設(shè)的工藝參數(shù)以及版圖，通過持續(xù)的網(wǎng)格更新以及方程求解的迭代 過程，對(duì)集成電路制造工藝中各個(gè)工藝步驟的逐步模擬來得到最終器件的特性。但受限 于可用的計(jì)算機(jī)硬件資源，現(xiàn)有的此類模擬工具僅能處理包含數(shù)個(gè)晶體管的電路單元， 且模擬過程非常耗時(shí)，無法應(yīng)用于較大規(guī)模電路中版圖相關(guān)應(yīng)力的計(jì)算。此外，在實(shí)際 的集成電路設(shè)計(jì)中，設(shè)計(jì)者所面對(duì)的是作為一個(gè)整體實(shí)現(xiàn)某一功能的電路，往往包括由 數(shù)萬以至數(shù)百萬晶體管構(gòu)成的大量不同功能單元，對(duì)單個(gè)晶體管進(jìn)行上述的計(jì)算并不能 給出版圖相關(guān)應(yīng)力對(duì)電路整體性能影響的預(yù)測。
實(shí)際的應(yīng)用需要能有一套完整有效的方法來準(zhǔn)確而高效的實(shí)現(xiàn)從電路網(wǎng)單及版圖出 發(fā)，最終給出考慮版圖相關(guān)應(yīng)力后的電路性能參數(shù)。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決現(xiàn)有技術(shù)難以解決較大規(guī)模電路的版圖相關(guān)應(yīng)力對(duì)電路特性 影響的問題，提出一種獲得集成電路中版圖相關(guān)應(yīng)力對(duì)電路特性影響的方法，本發(fā)明通 過采用壓阻遷移率模型計(jì)算版圖相關(guān)應(yīng)力造成的載流子遷移率的變化量，并應(yīng)用于晶體 管模型中，最終得到考慮版圖相關(guān)應(yīng)力后的電路特性。具有網(wǎng)格更新過程簡化，提高了 模擬速度和規(guī)模，計(jì)算結(jié)果精確，可以處理復(fù)雜的版圖結(jié)構(gòu)等到特點(diǎn)。
本發(fā)明提出一種獲得考慮版圖相關(guān)應(yīng)力后電路性能的方法，其特征在于，該方法包 括以下步驟
1) 提取出版圖中各個(gè)晶體管的區(qū)域；其具體步驟為-
11) 版圖劃分在整個(gè)版圖范圍內(nèi)，檢測多晶硅及有源區(qū)所對(duì)應(yīng)的版圖層的重合區(qū) 域，得到的每一個(gè)獨(dú)立的重合區(qū)域?qū)?yīng)一個(gè)晶體管溝道區(qū)；
12) 版圖提取使用版圖提取工具對(duì)版圖及版圖所對(duì)應(yīng)的電路網(wǎng)單進(jìn)行提取處理， 得到版圖與電路網(wǎng)單中各晶體管的對(duì)應(yīng)關(guān)系以及版圖中各晶體管溝道區(qū)左下角坐標(biāo)作為 提取結(jié)果；
13) 溝道區(qū)與版圖提取結(jié)果匹配將步驟ll)中得到的各晶體管溝道區(qū)與步驟12) 中的提取結(jié)果相比較，確定出版圖中每個(gè)晶體管溝道區(qū)所對(duì)應(yīng)的電路網(wǎng)單中的晶體管；
14) 劃分各晶體管有效區(qū)域?qū)Π鎴D中每個(gè)晶體管劃分出有效區(qū)域，以將大規(guī)模電 路劃分成小單元；
2) 依據(jù)版圖構(gòu)造每個(gè)晶體管有效區(qū)域的三維結(jié)構(gòu)，設(shè)定初始條件及邊界條件，采用 通用的有限單元方法求解，得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布；具體包括以下步 驟
21) 構(gòu)造晶體管有效區(qū)域的三維結(jié)構(gòu)根據(jù)每個(gè)晶體管的有效區(qū)域以及該區(qū)域的電 路版圖包含的平面內(nèi)二維幾何結(jié)構(gòu)信息，以及具體的半導(dǎo)體制造工藝步驟包含的厚度信 息，構(gòu)造出晶體管有效區(qū)域的三維幾何結(jié)構(gòu)；
22) 設(shè)定初始條件及邊界條件將每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的各個(gè)部分內(nèi)的各 種應(yīng)力來源對(duì)應(yīng)的初始應(yīng)力值單獨(dú)計(jì)算后線性疊加，作為該部分有限單元法計(jì)算的初始 條件；在每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的四個(gè)側(cè)面邊界上采用反對(duì)稱邊界條件；在每個(gè) 晶體管有效區(qū)域的下底面上采用固定邊界條件；在有效區(qū)域的上表面采用自由邊界條
件；
23) 根據(jù)每個(gè)晶體管三維結(jié)構(gòu)對(duì)應(yīng)的邊界條件及各部分的初始條件，采用通用的有 限單元法，計(jì)算得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布作為該晶體管的考慮版圖相關(guān) 應(yīng)力；
63)計(jì)算考慮版圖相關(guān)應(yīng)力影響后各個(gè)晶體管的遷移率，使用該遷移率更新原有的晶
體管模型，使用新的晶體管模型進(jìn)行計(jì)算，得到考慮版圖相關(guān)應(yīng)力影響之后的電路特 性；其具體步驟為
31)計(jì)算各個(gè)晶體管的考慮版圖相關(guān)應(yīng)力作用后的遷移率采用壓阻遷移率模型計(jì) 算得到考慮版圖相關(guān)應(yīng)力后的載流子遷移率的變化量；
32)電路性能計(jì)算對(duì)每個(gè)晶體管，使用考慮版圖相關(guān)應(yīng)力后的新遷移率值替換 原晶體管模型中的遷移率；根據(jù)替換遷移率后的晶體管模型，使用電路仿真工具，對(duì)待
分析的電路進(jìn)行電路性能計(jì)算，得到考慮版圖相關(guān)應(yīng)力后的電路性能。
上述步驟13)中確定出版圖中每個(gè)晶體管溝道區(qū)所對(duì)應(yīng)的電路網(wǎng)單中的晶體管的具
體的方法可為由步驟12)得到的各個(gè)晶體管溝道區(qū)左下角坐標(biāo)，對(duì)每個(gè)版圖提取結(jié)果
中給出的晶體管，尋找步驟ll)中得到的溝道區(qū)中覆蓋其坐標(biāo)值的區(qū)域，該區(qū)域即為該 坐標(biāo)信息對(duì)應(yīng)晶體管的匹配溝道區(qū)。重復(fù)該步驟即實(shí)現(xiàn)每個(gè)晶體管與其對(duì)應(yīng)溝道區(qū)的匹 配。
上述步驟14)中對(duì)版圖中每個(gè)晶體管劃分出有效區(qū)域的具體方法可為，對(duì)每個(gè)晶體 管，取其溝道區(qū)域的外接矩形，以該矩形中心為參考點(diǎn)，將該矩形沿x方向的邊長向兩 側(cè)分別延長一定距離D"沿y方向的邊長向兩側(cè)分別延長一定距離Dy，得到一個(gè)新的矩 形區(qū)域，作為該晶體管的有效區(qū)域。
上述步驟31)中采用壓阻遷移率模型計(jì)算得到考慮版圖相關(guān)應(yīng)力后的載流子遷移率
的變化量的具體步驟可為根據(jù)每個(gè)晶體管的版圖相關(guān)應(yīng)力的三維分布，取該晶體管的
硅材料中上表面內(nèi)處于溝道區(qū)中每個(gè)格點(diǎn)上的版圖相關(guān)應(yīng)力值，采用壓阻遷移率模型計(jì) 算各格點(diǎn)上由所述版圖相關(guān)應(yīng)力造成的遷移率變化量，以整個(gè)溝道區(qū)中各個(gè)格點(diǎn)上的遷
移率變化量的平均值作為該晶體管的遷移率變化量；將該晶體管的遷移率變化量疊加到 原晶體管模型中的遷移率值上，作為該晶體管的考慮版圖相關(guān)應(yīng)力后的新遷移率值。 本發(fā)明的特點(diǎn)及有益效果
本發(fā)明首先采用劃分的方法，在大規(guī)模集成電路中，提取出每個(gè)晶體管在版圖上對(duì) 應(yīng)的溝道區(qū)域。對(duì)于每個(gè)晶體管，劃分出影響其溝道區(qū)應(yīng)力分布的小區(qū)域，僅對(duì)該區(qū)域 進(jìn)行有限單元法計(jì)算以得到對(duì)應(yīng)晶體管的應(yīng)力。保證了并行處理，提高計(jì)算速度，實(shí)現(xiàn)
了對(duì)大規(guī)模電路直接的數(shù)值模擬，以及直接由電路版圖得到考慮版圖相關(guān)應(yīng)力后的器件 性能變化。
本發(fā)明使用初始應(yīng)力來描述多種應(yīng)力效應(yīng)，簡化了在工藝模擬工具中的網(wǎng)格更新過 程，實(shí)現(xiàn)了模擬速度和規(guī)模的提高。
本發(fā)明可以給出比現(xiàn)有基于解析模型的應(yīng)力計(jì)算精確的結(jié)果，可以處理復(fù)雜的版圖 結(jié)構(gòu)。


圖1為本發(fā)明的一個(gè)實(shí)施例電路一帶緩沖的SR觸發(fā)器電路原理圖； 圖2為對(duì)應(yīng)圖1中實(shí)施例電路的版圖3為一個(gè)半導(dǎo)體制造工藝步驟實(shí)施例的厚度信息的示意簡圖； 圖4為對(duì)應(yīng)圖1所示電路中一個(gè)晶體管的有效區(qū)域三維結(jié)構(gòu)示意圖； 圖5為對(duì)應(yīng)圖1所示電路考慮應(yīng)力后的電路性能計(jì)算結(jié)果與未考慮應(yīng)力時(shí)的電路性 能計(jì)算結(jié)果比較；
具體實(shí)施例方式
下面結(jié)合附圖及實(shí)例說明本方法的
具體實(shí)施例方式
本發(fā)明提出的一種獲得考慮版圖相關(guān)應(yīng)力后電路性能的方法，包括以下步驟
I) 提取出版圖中各個(gè)晶體管的區(qū)域；其具體步驟為-
II) 版圖劃分
在整個(gè)版圖范圍內(nèi)，檢測多晶硅及有源區(qū)所對(duì)應(yīng)的版圖層的重合區(qū)域，得到的每一 個(gè)獨(dú)立的重合區(qū)域?qū)?yīng)一個(gè)晶體管溝道區(qū)(即為晶體管的核心區(qū)域)；圖1為本發(fā)明的一 個(gè)實(shí)施例的電路(帶緩沖的SR觸發(fā)器電路)，圖中示出該電路包括16個(gè)晶體管Ml-M16;圖2為該實(shí)施例電路對(duì)應(yīng)的版圖，圖中示出16個(gè)獨(dú)立的重合區(qū)域?qū)?yīng)16個(gè)晶體管 溝道區(qū)Ml-M16。圖2中只顯示了有源區(qū)層(圖中的點(diǎn)陣區(qū)域)與多晶硅層(圖中的水平 線段區(qū)域)，二者的重合區(qū)域即溝道區(qū)。
12) 版圖提取
使用版圖提取工具對(duì)版圖及版圖所對(duì)應(yīng)的電路網(wǎng)單進(jìn)行提取處理，得到版圖與電路 網(wǎng)單中各晶體管的對(duì)應(yīng)關(guān)系以及版圖中各晶體管溝道區(qū)左下角坐標(biāo)作為提取結(jié)果；
13) 溝道區(qū)與版圖提取結(jié)果匹配
將步驟11)中得到的各晶體管溝道區(qū)與步驟12)中的提取結(jié)果相比較，確定出版圖 中每個(gè)晶體管溝道區(qū)所對(duì)應(yīng)的電路網(wǎng)單中的晶體管；
具體的方法是，由步驟12)得到的各個(gè)晶體管溝道區(qū)左下角坐標(biāo)，對(duì)每個(gè)版圖提取 結(jié)果中給出的晶體管，尋找步驟ll)中得到的溝道區(qū)中覆蓋其坐標(biāo)值的區(qū)域，該區(qū)域即 為該坐標(biāo)信息對(duì)應(yīng)晶體管的匹配溝道區(qū)。重復(fù)該步驟即實(shí)現(xiàn)每個(gè)晶體管與其對(duì)應(yīng)溝道區(qū) 的匹配；
14) 劃分各晶體管有效區(qū)域
對(duì)版圖中每個(gè)晶體管劃分出有效區(qū)域，(即對(duì)該晶體管溝道區(qū)應(yīng)力分布有不可忽略 貢獻(xiàn)的區(qū)域)，以將大規(guī)模電路劃分成小單元；
具體方法為，對(duì)每個(gè)晶體管，取其溝道區(qū)域的外接矩形，以該矩形中心為參考點(diǎn)， 將該矩形沿x方向的邊長向兩側(cè)分別延長一定距離Dx,沿y方向的邊長向兩側(cè)分別延長一定距離Dy，得到一個(gè)新的矩形區(qū)域，作為該晶體管的有效區(qū)域。其中延長距離D,與Dy 是根據(jù)具體工藝及精度要求確定(本實(shí)施例中設(shè)定邊界處應(yīng)力源對(duì)溝道區(qū)應(yīng)力影響小于 5%，所采用的D,值為2微米，Dy值為0.5微米)，使得邊界處應(yīng)力源對(duì)溝道區(qū)應(yīng)力影響 小于所需的計(jì)算精度。 '
2) 依據(jù)版圖構(gòu)造每個(gè)晶體管有效區(qū)域的三維結(jié)構(gòu)，設(shè)定初始條件及邊界條件，采用 通用的有限單元方法求解，得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布；具體包括以下步 驟
21) 構(gòu)造晶體管有效區(qū)域的三維結(jié)構(gòu)
根據(jù)每個(gè)晶體管的有效區(qū)域以及該區(qū)域的電路版圖(平面內(nèi)二維幾何結(jié)構(gòu)信息)，
以及具體的半導(dǎo)體制造工藝步驟(厚度信息)，構(gòu)造出晶體管有效區(qū)域的三維幾何結(jié) 構(gòu)；圖3中給出了一個(gè)半導(dǎo)體制造工藝步驟實(shí)施例的厚度信息，從硅襯底ll開始，制造
工藝依次為氧化層12、多晶硅層13和氮化硅層14。圖4中給出了對(duì)應(yīng)圖1所示電路中 一個(gè)晶體管的一個(gè)有效區(qū)域的三維幾何結(jié)構(gòu)實(shí)例，圖中的網(wǎng)格區(qū)41為溝道區(qū)；
22) 設(shè)定初始條件及邊界條件
將每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的各個(gè)部分內(nèi)的各種應(yīng)力來源(每個(gè)晶體管有效區(qū) 域三維結(jié)構(gòu)的不同部分包含不同的應(yīng)力來源)對(duì)應(yīng)的初始應(yīng)力(所述的初始應(yīng)力種類包 括但不限于材料自身初始應(yīng)力，材料生長體積膨脹引入的初始應(yīng)力，材料熱膨脹系數(shù)差 異引入的熱失配應(yīng)力，以及作為對(duì)特定工藝校準(zhǔn)的初始應(yīng)力)值單獨(dú)計(jì)算后線性疊加， 作為該部分有限單元法計(jì)算的初始條件；
在每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的四個(gè)側(cè)面邊界上釆用反對(duì)稱邊界條件(即限制垂
直平面方向的位移同時(shí)允許平面內(nèi)的位移)；在每個(gè)晶體管有效區(qū)域的下底面上采用固 定邊界條件(即限制沿所有方向的位移)；在有效區(qū)域的上表面采用自由邊界條件(即 允許沿任意方向的位移)；
23) 根據(jù)每個(gè)晶體管三維結(jié)構(gòu)對(duì)應(yīng)的邊界條件及各部分的初始條件，采用通用的有 限單元法，計(jì)算得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布作為該晶體管的考慮版圖相關(guān) 應(yīng)力；
3) 計(jì)算考慮版圖相關(guān)應(yīng)力影響后各個(gè)晶體管的遷移率，使用該遷移率更新原有的晶
體管模型，使用新的晶體管模型進(jìn)行計(jì)算，得到考慮版圖相關(guān)應(yīng)力影響之后的電路特 性；其具體步驟為
31)計(jì)算各個(gè)晶體管的考慮版圖相關(guān)應(yīng)力作用后的遷移率
采用壓阻遷移率模型(采用C. S. Smith, "Piezoresistance effect in germanium and silicon," 尸力，.ca7 i"e"'ew, vol. 94， no. 1, pp, 42 - 49， 1954.中 公開的方法)計(jì)算得到考慮版圖相關(guān)應(yīng)力后的載流子遷移率的變化量；具體步驟為根 據(jù)每個(gè)晶體管的版圖相關(guān)應(yīng)力的三維分布，取該晶體管的硅材料中上表面內(nèi)處于溝道區(qū)中每個(gè)格點(diǎn)上的版圖相關(guān)應(yīng)力值，采用壓阻遷移率模型計(jì)算各格點(diǎn)上由所述版圖相關(guān)應(yīng) 力造成的遷移率變化量，以整個(gè)溝道區(qū)中各個(gè)格點(diǎn)上的遷移率變化量的平均值作為該晶 體管的遷移率變化量；將該晶體管的遷移率變化量疊加到原晶體管模型中的遷移率值 上，作為該晶體管的考慮版圖相關(guān)應(yīng)力后的新遷移率值； 32)電路性能計(jì)算
對(duì)每個(gè)晶體管，使用考慮版圖相關(guān)應(yīng)力后的新遷移率值替換原晶體管模型中的遷移 率；根據(jù)替換遷移率后的晶體管模型，使用電路仿真工具，對(duì)待分析的電路進(jìn)行電路性 能計(jì)算，得到考慮版圖相關(guān)應(yīng)力后的電路性能。圖5中給出了對(duì)本實(shí)施例考慮應(yīng)力后的 電路性能計(jì)算結(jié)果與未考慮應(yīng)力時(shí)的電路性能計(jì)算結(jié)果的比較。實(shí)線與點(diǎn)劃線為輸入1 與輸入2端口的電壓，長虛線為未包括版圖相關(guān)應(yīng)力的輸出1端口電壓，短虛線為包括 版圖相關(guān)應(yīng)力后的輸出1端口電壓，即得到考慮版圖相關(guān)應(yīng)力后電路性能。
權(quán)利要求
1、一種獲得考慮版圖相關(guān)應(yīng)力后電路性能的方法，其特征在于，該方法包括以下步驟1)提取出版圖中各個(gè)晶體管的區(qū)域；其具體步驟為11)版圖劃分在整個(gè)版圖范圍內(nèi)，檢測多晶硅及有源區(qū)所對(duì)應(yīng)的版圖層的重合區(qū)域，得到的每一個(gè)獨(dú)立的重合區(qū)域?qū)?yīng)一個(gè)晶體管溝道區(qū)；12)版圖提取使用版圖提取工具對(duì)版圖及版圖所對(duì)應(yīng)的電路網(wǎng)單進(jìn)行提取處理，得到版圖與電路網(wǎng)單中各晶體管的對(duì)應(yīng)關(guān)系以及版圖中各晶體管溝道區(qū)左下角坐標(biāo)作為提取結(jié)果；13)溝道區(qū)與版圖提取結(jié)果匹配將步驟11)中得到的各晶體管溝道區(qū)與步驟12)中的提取結(jié)果相比較，確定出版圖中每個(gè)晶體管溝道區(qū)所對(duì)應(yīng)的電路網(wǎng)單中的晶體管；14)劃分各晶體管有效區(qū)域?qū)Π鎴D中每個(gè)晶體管劃分出有效區(qū)域，以將大規(guī)模電路劃分成小單元；2)依據(jù)版圖構(gòu)造每個(gè)晶體管有效區(qū)域的三維結(jié)構(gòu)，設(shè)定初始條件及邊界條件，采用通用的有限單元方法求解，得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布；具體包括以下步驟21)構(gòu)造晶體管有效區(qū)域的三維結(jié)構(gòu)根據(jù)每個(gè)晶體管的有效區(qū)域以及該區(qū)域的電路版圖包含的平面內(nèi)二維幾何結(jié)構(gòu)信息，以及具體的半導(dǎo)體制造工藝步驟包含的厚度信息，構(gòu)造出晶體管有效區(qū)域的三維幾何結(jié)構(gòu)；22)設(shè)定初始條件及邊界條件將每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的各個(gè)部分內(nèi)的各種應(yīng)力來源對(duì)應(yīng)的初始應(yīng)力值單獨(dú)計(jì)算后線性疊加，作為該部分有限單元法計(jì)算的初始條件；在每個(gè)晶體管有效區(qū)域三維結(jié)構(gòu)的四個(gè)側(cè)面邊界上采用反對(duì)稱邊界條件；在每個(gè)晶體管有效區(qū)域的下底面上采用固定邊界條件；在有效區(qū)域的上表面采用自由邊界條件；23)根據(jù)每個(gè)晶體管三維結(jié)構(gòu)對(duì)應(yīng)的邊界條件及各部分的初始條件，采用通用的有限單元法，計(jì)算得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布作為該晶體管的考慮版圖相關(guān)應(yīng)力；3)計(jì)算考慮版圖相關(guān)應(yīng)力影響后各個(gè)晶體管的遷移率，使用該遷移率更新原有的晶體管模型，使用新的晶體管模型進(jìn)行計(jì)算，得到考慮版圖相關(guān)應(yīng)力影響之后的電路特性；其具體步驟為31)計(jì)算各個(gè)晶體管的考慮版圖相關(guān)應(yīng)力作用后的遷移率采用壓阻遷移率模型計(jì)算得到考慮版圖相關(guān)應(yīng)力后的載流子遷移率的變化量；32)電路性能計(jì)算對(duì)每個(gè)晶體管，使用考慮版圖相關(guān)應(yīng)力后的新遷移率值替換原晶體管模型中的遷移率；根據(jù)替換遷移率后的晶體管模型，使用電路仿真工具，對(duì)待分析的電路進(jìn)行電路性能計(jì)算，得到考慮版圖相關(guān)應(yīng)力后的電路性能。
2、 如權(quán)利要求1所述方法，其特征在于，所述步驟13)中確定出版圖中每個(gè)晶體 管溝道區(qū)所對(duì)應(yīng)的電路網(wǎng)單中的晶體管的具體的方法是由步驟12)得到的各個(gè)晶體管 溝道區(qū)左下角坐標(biāo)，對(duì)每個(gè)版圖提取結(jié)果中給出的晶體管，尋找步驟ll)中得到的溝道 區(qū)中覆蓋其坐標(biāo)值的區(qū)域，該區(qū)域即為該坐標(biāo)信息對(duì)應(yīng)晶體管的匹配溝道區(qū)。重復(fù)該步 驟即實(shí)現(xiàn)每個(gè)晶體管與其對(duì)應(yīng)溝道區(qū)的匹配。
3、 如權(quán)利要求1所述方法，其特征在于，所述步驟14)中對(duì)版圖中每個(gè)晶體管劃分出有效區(qū)域的具體方法為，對(duì)每個(gè)晶體管，取其溝道區(qū)域的外接矩形，以該矩形中心為參考點(diǎn)，將該矩形沿x方向的邊長向兩側(cè)分別延長一定距離D,，沿y方向的邊長向兩 側(cè)分別延長一定距離Dy，得到一個(gè)新的矩形區(qū)域，作為該晶體管的有效區(qū)域。
4、 如權(quán)利要求1所述方法，其特征在于，所述步驟31)中采用壓阻遷移率模型計(jì) 算得到考慮版圖相關(guān)應(yīng)力后的載流子遷移率的變化量的具體步驟為根據(jù)每個(gè)晶體管的 版圖相關(guān)應(yīng)力的三維分布，取該晶體管的硅材料中上表面內(nèi)處于溝道區(qū)中每個(gè)格點(diǎn)上的 版圖相關(guān)應(yīng)力值，采用壓阻遷移率模型計(jì)算各格點(diǎn)上由所述版圖相關(guān)應(yīng)力造成的遷移率 變化量，以整個(gè)溝道區(qū)中各個(gè)格點(diǎn)上的遷移率變化量的平均值作為該晶體管的遷移率變 化量；將該晶體管的遷移率變化量疊加到原晶體管模型中的遷移率值上，作為該晶體管的考慮版圖 關(guān)應(yīng)力后的新遷移率值。
全文摘要
本發(fā)明涉及一種獲得考慮版圖相關(guān)應(yīng)力后電路性能的方法，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，該方法包括提取出版圖各個(gè)晶體管的區(qū)域；對(duì)版圖中每個(gè)晶體管劃分出有效區(qū)域，以將大規(guī)模電路劃分成小單元；依據(jù)版圖構(gòu)造每個(gè)晶體管有效區(qū)域的三維結(jié)構(gòu)，設(shè)定初始條件及邊界條件，采用通用的有限單元方法求解，得到每個(gè)晶體管有效區(qū)域的三維應(yīng)力分布；計(jì)算考慮版圖相關(guān)應(yīng)力影響之后各個(gè)晶體管的遷移率，使用該遷移率更新原有的晶體管模型，使用新的晶體管模型進(jìn)行計(jì)算，得到考慮版圖相關(guān)應(yīng)力影響之后的電路特性。本發(fā)明具有網(wǎng)格更新過程簡化，提高了模擬速度和規(guī)模，計(jì)算結(jié)果精確，可以處理復(fù)雜的版圖結(jié)構(gòu)等特點(diǎn)。
文檔編號(hào)G06F17/50GK101630339SQ20091009135
公開日2010年1月20日 申請(qǐng)日期2009年8月21日 優(yōu)先權(quán)日2009年8月21日
發(fā)明者余志平, 葉佐昌, 李小健, 柳 楊 申請(qǐng)人:清華大學(xué)