技術(shù)編號(hào)：6556991
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及信號(hào)系統(tǒng)，具體涉及該中一種累加分頻器。背景技術(shù) 數(shù)字累加器是一個(gè)供算術(shù)運(yùn)算指令使用的寄存器，通常CPU內(nèi)部結(jié)構(gòu)中肯定會(huì)有累加器這個(gè)部件。累加器用于存放當(dāng)前的結(jié)果，它也是雙目運(yùn)算中的一個(gè)數(shù)據(jù)來(lái)源。在頻率一定的情況下，可以通過(guò)改變累加因子，提高或者減慢累加的速率。一個(gè)單純的累加器結(jié)構(gòu)由加法器和寄存器組成?，F(xiàn)有技術(shù)中一般采用計(jì)數(shù)的方式實(shí)現(xiàn)分頻器，對(duì)于一些比較特殊的時(shí)鐘和精度要求非常高的時(shí)鐘，這種方式顯得力不從心。但是這種計(jì)數(shù)的數(shù)字分頻器在數(shù)字電路中應(yīng)用...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。