技術編號：6556929
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種用于從存儲器模塊讀出的數據脈沖串的數據位反相的電路單元，尤其是涉及DDR-SDRAM(雙數據速率同步動態(tài)隨機存取存儲器)。背景技術 圖1示出了根據現有技術的計算機系統(tǒng)，其中存儲芯片和控制器芯片經由共用的數據總線交換數據。在存儲器存取和/或較快的存儲器模塊的實例的情況下，計算機處理器和/或控制器的增長速度需要相對較高的速度。存儲器模塊和處理器經由時鐘信號CLK來鐘控。已開發(fā)了存取速率連續(xù)增長的多代的RAM存儲器。已連續(xù)縮短了其中從存儲器單元陣列...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。