技術(shù)編號(hào)：6515723
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。一種半導(dǎo)體器件，包括第一處理器；第二處理器；第一延遲電路，將向第一處理器中輸入的信號(hào)延遲預(yù)定義數(shù)目的周期并且向第二處理器中輸入該信號(hào)；第一壓縮電路，將來自第一處理器的n位寬度的信號(hào)壓縮成m位寬度的信號(hào)（其中m<n）并且輸出m位寬度的信號(hào)；第二壓縮電路，將來自第二處理器的n位寬度壓縮成m位寬度的信號(hào)并且輸m位寬度的信號(hào)；第二延遲電路，將來自第一壓縮器的信號(hào)延遲預(yù)定義數(shù)目的周期并且輸出經(jīng)延遲的信號(hào)；以及一致性比較電路，按位比較來自第二延遲電路和來...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。