技術(shù)編號：6502826
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體電路和向集成電路不同區(qū)域的時鐘分配。本發(fā)明還涉及用于優(yōu)化需要進行塊間同步的各塊中間的時鐘平衡的時鐘策略。在大規(guī)模集成電路(IC)中，趨勢是增大芯片面積和提高時鐘頻率。IC是用像觸發(fā)器單元等元件構(gòu)建的，其操作和交換變得越來越快，而需要平衡的點數(shù)隨著芯片尺寸而呈指數(shù)增大。這兩個趨勢的后果是時鐘脈沖相位差變壞，而該行業(yè)力求使新的電路設(shè)計總體時鐘樹的品質(zhì)維持在可以接受的水平上。因而設(shè)想了一些解決方案，來縮短時鐘脈沖相位差，但是設(shè)計者需要特別注意功率...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。