技術(shù)編號：6371271
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。所公開的電路和方法涉及集成電路。更具體地，所公開的系統(tǒng)和方法涉及用于集成電路的靜電放電(“ESD”)保護。背景技術(shù)隨著集成電路(“1C”)器件的不斷縮小，當前的趨勢為制造以下集成電路具有更淺的結(jié)深度、更薄的柵極氧化物、輕摻雜漏極(“LDD”)結(jié)構(gòu)、淺溝槽隔離(“STI”)結(jié)構(gòu)和自對準硅化物(“自對準多晶硅化物”)工藝，所有這些都用于先進的亞四分之一微米互補金屬氧化物半導(dǎo)體(“CMOS”)技術(shù)。由于ESD事件，所有這些工藝都引起相關(guān)的CMOS IC產(chǎn)品變得更...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。