技術(shù)編號(hào)：6365596
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于微電子學(xué)領(lǐng)域的高速低功耗集成電路設(shè)計(jì)，特別是指一種高速低功耗乘法器的對(duì)稱分割算法及電路結(jié)構(gòu)。背景技術(shù) 乘法運(yùn)算在數(shù)字信號(hào)處理過(guò)程中使用非常頻繁，乘法器在專用集成電路(ASIC)、通用數(shù)字信號(hào)處理器(DSP)和先進(jìn)的微處理器(CPU)中均有廣泛使用。用硬件來(lái)實(shí)現(xiàn)乘法運(yùn)算通常有移位累加的陣列乘法器和采用Booth算法、Wallace樹(shù)型壓縮結(jié)構(gòu)的快速乘法器等幾種類型。并且為了達(dá)到更快的速度，通常都使用多級(jí)流水線技術(shù)在多個(gè)時(shí)鐘周期內(nèi)完成乘法運(yùn)算。乘法運(yùn)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。