技術(shù)編號(hào)：6314114
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本實(shí)用新型公開了一種基于FPGA柔性設(shè)計(jì)的高速數(shù)據(jù)采集電路，包括電路板1，電路板1上設(shè)有電源電路2、模擬信號(hào)接入單元、調(diào)整單元、FPGA3、CPLD4、PCI單元，且模擬信號(hào)接入單元、調(diào)整單元、FPGA3和PCI單元依次連接，F(xiàn)PGA3還通過CPLD4與PCI單元連接。本實(shí)用新型的有益效果是，采集速度快，信息精確，性能可靠。專利說明基于FPGA柔性設(shè)計(jì)的高速數(shù)據(jù)采集電路[0001]本實(shí)用新型涉及數(shù)據(jù)采集技術(shù)應(yīng)用領(lǐng)域，特別是一種基于FPGA柔性設(shè)計(jì)的高速數(shù)據(jù)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。