技術(shù)編號(hào)：6305361
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明公開(kāi)了，主系統(tǒng)的FPGA每隔一個(gè)伺服周期發(fā)出一個(gè)脈沖信號(hào)，一路輸出到主系統(tǒng)的CPU并觸發(fā)主系統(tǒng)的CPU進(jìn)行新的伺服周期運(yùn)算，另一路通過(guò)主系統(tǒng)的輸出端口電路、同步信號(hào)線傳送至各輔系統(tǒng)，同步觸發(fā)各輔系統(tǒng)的CPU開(kāi)始新的伺服周期運(yùn)算。本發(fā)明公開(kāi)的分布式控制系統(tǒng)的時(shí)鐘同步方法，通過(guò)主系統(tǒng)周期發(fā)送的同步脈沖信號(hào)作為整個(gè)系統(tǒng)的時(shí)鐘基準(zhǔn)，保證各個(gè)子系統(tǒng)的伺服周期開(kāi)始時(shí)間一致，同步差異僅為同步信號(hào)在導(dǎo)線間傳輸延時(shí)差異，因而能夠達(dá)到納秒級(jí)同步精度，特別適用于大型復(fù)雜、...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。