一種分布式控制系統(tǒng)的時(shí)鐘同步方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種分布式控制系統(tǒng)的時(shí)鐘同步方法，主系統(tǒng)的FPGA每隔一個(gè)伺服周期發(fā)出一個(gè)脈沖信號(hào)，一路輸出到主系統(tǒng)的CPU并觸發(fā)主系統(tǒng)的CPU進(jìn)行新的伺服周期運(yùn)算，另一路通過(guò)主系統(tǒng)的輸出端口電路、同步信號(hào)線傳送至各輔系統(tǒng)，同步觸發(fā)各輔系統(tǒng)的CPU開(kāi)始新的伺服周期運(yùn)算。本發(fā)明公開(kāi)的分布式控制系統(tǒng)的時(shí)鐘同步方法，通過(guò)主系統(tǒng)周期發(fā)送的同步脈沖信號(hào)作為整個(gè)系統(tǒng)的時(shí)鐘基準(zhǔn)，保證各個(gè)子系統(tǒng)的伺服周期開(kāi)始時(shí)間一致，同步差異僅為同步信號(hào)在導(dǎo)線間傳輸延時(shí)差異，因而能夠達(dá)到納秒級(jí)同步精度，特別適用于大型復(fù)雜、同步精度要求高的分布式控制系統(tǒng)。
【專(zhuān)利說(shuō)明】一種分布式控制系統(tǒng)的時(shí)鐘同步方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種分布式控制系統(tǒng)的時(shí)鐘同步方法，特別涉及一種多機(jī)箱大型分布式控制系統(tǒng)的納秒級(jí)同步方法，屬于自動(dòng)控制【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]分布式控制系統(tǒng)作為一種新興技術(shù)，已成為現(xiàn)代大型控制設(shè)備主要支柱之一。它具有硬件積木化，軟件模塊化，可靠性高等眾多優(yōu)點(diǎn)，廣泛應(yīng)用于電力網(wǎng)絡(luò)控制、大型設(shè)備控制等領(lǐng)域。分布式控制系統(tǒng)由多個(gè)子系統(tǒng)組成，這些子系統(tǒng)位于不同的機(jī)箱且工作時(shí)需要嚴(yán)格伺服周期同步，由于各個(gè)機(jī)箱時(shí)鐘系統(tǒng)是相互獨(dú)立，處于不相同機(jī)箱的子系統(tǒng)處在不同的時(shí)鐘域，這些頻率近似相等的時(shí)鐘系統(tǒng)內(nèi)晶振存在相位偏差及頻率的微小偏差。子系統(tǒng)長(zhǎng)時(shí)間工作過(guò)程中，時(shí)鐘系統(tǒng)頻內(nèi)晶振率微小偏差隨時(shí)間的累積會(huì)造成子系統(tǒng)之間伺服周期開(kāi)始時(shí)刻的差異，從而造成各個(gè)子系統(tǒng)伺服周期開(kāi)始時(shí)間并不同時(shí)產(chǎn)生，系統(tǒng)整體同步性遭破壞。
[0003]現(xiàn)有技術(shù)的分布式控制系統(tǒng)的時(shí)鐘同步方法一般采用軟件同步或軟硬件混合同步的方法。軟件同步是基于特定總線或特定網(wǎng)絡(luò)協(xié)議，如CAN總線，NTP協(xié)議和PTP協(xié)議，并運(yùn)用一些處理算法，如Cristian算法、Berkeley算法、平均值算法等,來(lái)完成時(shí)鐘同步。軟件同步具有成本較低、操作靈活、通用性強(qiáng)等優(yōu)點(diǎn)，但網(wǎng)絡(luò)協(xié)議和算法較為復(fù)雜，并且由于網(wǎng)絡(luò)延遲的不確定性及算法造成時(shí)間延時(shí)的不可控性，使軟件同步的精度較低，一般僅為亞微秒級(jí)(10-6秒一 10-3秒)，無(wú)法滿足對(duì)同步精度要求較高的分布式控制系統(tǒng)的需要。軟硬件混合同步一般指在選取某一個(gè)節(jié)點(diǎn)處使用硬件同步UTC時(shí)鐘，其它節(jié)點(diǎn)使用軟件同步，采用軟硬件混合同步仍然存在網(wǎng)絡(luò)協(xié)議和算法復(fù)雜、同步精度低(僅為亞微秒級(jí))等缺陷。
[0004]現(xiàn)有的復(fù)雜、大型的分布式控制系統(tǒng)對(duì)時(shí)鐘同步精度要求較高，一般為納秒級(jí)，而現(xiàn)有技術(shù)的各種時(shí)鐘同步方法顯然不能滿足此要求，因而研究一種方法更簡(jiǎn)單、精度更高(納秒級(jí))的時(shí)鐘同步方法，滿足日益發(fā)展的分布式控制系統(tǒng)的更苛刻同步要求就勢(shì)在必行了。

【發(fā)明內(nèi)容】

[0005]本發(fā)明旨在解決現(xiàn)有技術(shù)的分布式控制系統(tǒng)的時(shí)鐘同步方法存在的同步協(xié)議和算法復(fù)雜、同步精度低(不能達(dá)到納秒級(jí)同步)的缺陷與不足，提供一種分布式控制系統(tǒng)的時(shí)鐘同步方法，由主系統(tǒng)通過(guò)單獨(dú)設(shè)置的同步信號(hào)傳輸電路，周期發(fā)送脈沖信號(hào)至各輔系統(tǒng)，同步觸發(fā)主系統(tǒng)和各輔系統(tǒng)的CPU開(kāi)啟新的伺服周期，保證各個(gè)子系統(tǒng)的伺服周期開(kāi)始時(shí)間一致，各子系統(tǒng)間的同步差異僅為同步信號(hào)在導(dǎo)線間傳輸延時(shí)差異，因而本同步方法能夠達(dá)到納秒級(jí)同步，特別適用于大型復(fù)雜、同步精度要求高的分布式控制系統(tǒng)。
[0006]本發(fā)明為實(shí)現(xiàn)技術(shù)目的采用的技術(shù)方案是:一種分布式控制系統(tǒng)的時(shí)鐘同步方法，包括主系統(tǒng)和η個(gè)輔系統(tǒng),所述主系統(tǒng)和每個(gè)輔系統(tǒng)包括CPU、FPGA,所述主系統(tǒng)還包括輸出端口電路，所述輔系統(tǒng)還包括接收端口電路，所述主系統(tǒng)的FPGA每隔一個(gè)伺服周期發(fā)出一個(gè)脈沖信號(hào)，所述脈沖信號(hào)一路輸出到主系統(tǒng)的CPU并觸發(fā)主系統(tǒng)的CPU進(jìn)行新的伺服周期運(yùn)算，所述脈沖信號(hào)的另一路通過(guò)主系統(tǒng)的輸出端口電路、同步信號(hào)線傳送至各輔系統(tǒng)，再經(jīng)過(guò)各輔系統(tǒng)的接收端口電路、FPGA，輸出至各輔系統(tǒng)的CPU并觸發(fā)各輔系統(tǒng)的CPU開(kāi)始新的伺服周期運(yùn)算。
[0007]一種分布式控制系統(tǒng)的時(shí)鐘同步方法，所述主系統(tǒng)的輸出端口電路包括光電隔離芯片和單端轉(zhuǎn)差分芯片，所述輔系統(tǒng)的接收端口電路包括光電隔離芯片和差分轉(zhuǎn)單端芯片，所述主系統(tǒng)的FPGA發(fā)出的脈沖信號(hào)經(jīng)過(guò)主系統(tǒng)的光電隔離芯片傳送至主系統(tǒng)的單端轉(zhuǎn)差分芯片，轉(zhuǎn)換為差分信號(hào)后通過(guò)同步信號(hào)線傳送至各個(gè)輔系統(tǒng)的差分轉(zhuǎn)單端芯片，再轉(zhuǎn)換成單端信號(hào)后傳送至各輔系統(tǒng)的光電隔離芯片，再傳送至各輔系統(tǒng)的FPGA。
[0008]—種分布式控制系統(tǒng)的時(shí)鐘同步方法,所述光電隔離芯片的型號(hào)優(yōu)選TLP2631。
[0009]一種分布式控制系統(tǒng)的時(shí)鐘同步方法，所述單端轉(zhuǎn)差分芯片的型號(hào)優(yōu)選SN75174DW，所述差分轉(zhuǎn)單端芯片的型號(hào)優(yōu)選SN75174DW。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的顯著優(yōu)點(diǎn)在于:
[0011]1、本發(fā)明提供的時(shí)鐘同步方法，由主系統(tǒng)周期發(fā)送脈沖信號(hào)至各輔系統(tǒng)，同步觸發(fā)主系統(tǒng)和各輔系統(tǒng)的CPU開(kāi)啟新的伺服周期，保證各個(gè)子系統(tǒng)的伺服周期開(kāi)始時(shí)間一致，各子系統(tǒng)間的同步差異僅為同步信號(hào)在導(dǎo)線間傳輸延時(shí)差異，因而本同步方法能夠達(dá)到納秒級(jí)同步，特別適用于大型復(fù)雜、同步精度要求高的分布式控制系統(tǒng)。
[0012]2、本發(fā)明提供的時(shí)鐘同步方法，避免了繁雜的通信協(xié)議和算法，方法特別簡(jiǎn)單、便于實(shí)施。
[0013]3、本發(fā)明提供的時(shí)鐘同步方法，主系統(tǒng)與輔系統(tǒng)之間的同步信號(hào)轉(zhuǎn)換成差分信號(hào)進(jìn)行傳輸，保證了同步信號(hào)的穩(wěn)定性，光隔芯片保證了系統(tǒng)的可靠性。
[0014]4、本發(fā)明提供的時(shí)鐘同步方法，可以通過(guò)改變主系統(tǒng)FPGA發(fā)出的脈沖信號(hào)的周期實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)伺服周期的調(diào)節(jié)，方法簡(jiǎn)單、靈活、便于實(shí)現(xiàn)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]圖1是本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的架構(gòu)圖及信號(hào)流圖。
[0016]圖2是本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的同步信號(hào)的時(shí)序圖。
[0017]圖3是本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的主系統(tǒng)的輸出端口電路示意圖。
[0018]圖4是本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的輔系統(tǒng)的接收端口電路示意圖。
【具體實(shí)施方式】
[0019]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0020]參見(jiàn)圖1，本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的架構(gòu)圖及信號(hào)流圖。時(shí)鐘同步系統(tǒng)包括主系統(tǒng)和多個(gè)輔系統(tǒng)，主系統(tǒng)可任意選取一個(gè)子系統(tǒng)作為主系統(tǒng)，其它子系統(tǒng)則為輔系統(tǒng)。主系統(tǒng)和輔系統(tǒng)均包括CPU和FPGA (現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)，主系統(tǒng)還包括輸出端口電路，輔系統(tǒng)還包括接收端口電路。主系統(tǒng)的FPGA每隔一個(gè)伺服周期產(chǎn)生一個(gè)脈沖信號(hào)(即基準(zhǔn)時(shí)鐘校準(zhǔn)信號(hào))，作為整個(gè)分布式系統(tǒng)的時(shí)鐘基準(zhǔn)，輔系統(tǒng)的FPGA則僅接收主系統(tǒng)發(fā)出的同步信號(hào)。主系統(tǒng)的FPGA產(chǎn)生的脈沖信號(hào)一路輸出到主系統(tǒng)的CPU并觸發(fā)主系統(tǒng)的CPU進(jìn)行新的伺服周期運(yùn)算，另一路通過(guò)輸出端口電路、同步信號(hào)線、接收端口電路輸出到各個(gè)輔系統(tǒng)的FPGA，再輸出到各個(gè)輔系統(tǒng)的CPU并觸發(fā)各個(gè)輔系統(tǒng)的CPU開(kāi)始新的伺服周期運(yùn)算。
[0021]伺服周期指CPU掃描處理周期，伺服周期長(zhǎng)短根據(jù)計(jì)算程序復(fù)雜程度，設(shè)備要求的控制頻率及控制系統(tǒng)帶寬等因素共同確定。現(xiàn)有技術(shù)的分布式控制系統(tǒng)中，各子系統(tǒng)的FPGA每隔一個(gè)伺服周期也產(chǎn)生一個(gè)脈沖信號(hào)，用以觸發(fā)CPU進(jìn)行伺服周期運(yùn)算，但是各個(gè)子系統(tǒng)的脈沖信號(hào)是獨(dú)立的，并不同步。為實(shí)現(xiàn)各子系統(tǒng)的時(shí)鐘同步(即伺服周期觸發(fā)時(shí)間同步)，現(xiàn)有技術(shù)運(yùn)用網(wǎng)絡(luò)協(xié)議(如NTP協(xié)議和PTP協(xié)議)，以及處理算法(如Cristian算法、Berkeley算法、平均值算法等)，通過(guò)系列復(fù)雜的運(yùn)算過(guò)程得到時(shí)鐘誤差，并用于調(diào)整各子系統(tǒng)的伺服周期開(kāi)始時(shí)間。而本發(fā)明采用僅由主系統(tǒng)的FPGA發(fā)出脈沖信號(hào)作為整個(gè)系統(tǒng)的同步基準(zhǔn)，其它子系統(tǒng)的FPGA不再發(fā)出脈沖信號(hào)、而僅接收主系統(tǒng)發(fā)出的脈沖信號(hào)，并在系統(tǒng)中增加接口硬件(輸出端口電路、接收端口電路)及信號(hào)傳輸電路，用于傳輸、接收伺服周期開(kāi)始信號(hào)，使各子系統(tǒng)的伺服周期均按照統(tǒng)一脈沖信號(hào)觸發(fā)而開(kāi)始，從而實(shí)現(xiàn)各子系統(tǒng)的時(shí)鐘同步。各子系統(tǒng)間的同步差異僅為同步信號(hào)在導(dǎo)線間傳輸延時(shí)差異，因而本同步方法能夠達(dá)到納秒級(jí)同步精度，遠(yuǎn)遠(yuǎn)高于采用網(wǎng)絡(luò)協(xié)議和算法的軟件同步精度，特別適用于對(duì)時(shí)鐘同步精度要求較高的大型復(fù)雜的分布式控制系統(tǒng)。
[0022]參見(jiàn)圖2，本發(fā)明的分布式控制系統(tǒng)的時(shí)鐘同步方法的同步信號(hào)的時(shí)序圖，主系統(tǒng)的FPGA每隔一個(gè)伺服周期產(chǎn)生一個(gè)脈沖信號(hào)(高電平)，觸發(fā)CPU進(jìn)行新的伺服周期運(yùn)算。觸發(fā)原理具體為:當(dāng)各子系統(tǒng)的板卡接收到伺服周期開(kāi)始信號(hào)(即脈沖信號(hào))后，觸發(fā)CPU進(jìn)行伺服周期運(yùn)算，根據(jù)運(yùn)算復(fù)雜度，計(jì)算開(kāi)始到計(jì)算結(jié)束需要不等的時(shí)間。CPU計(jì)算結(jié)束后，CPU處于空閑狀態(tài)，等待新的伺服周期開(kāi)始信號(hào)到來(lái)。
[0023]本發(fā)明提供的分布式控制系統(tǒng)的時(shí)鐘同步方法，調(diào)整主系統(tǒng)發(fā)出的脈沖信號(hào)的周期后，所有子系統(tǒng)伺服周期開(kāi)始時(shí)間及周期長(zhǎng)度將自動(dòng)跟隨改變，因此只需修改時(shí)鐘基準(zhǔn)系統(tǒng)伺服周期，可以達(dá)到整系統(tǒng)伺服周期改變的目的，而改變伺服周期長(zhǎng)度只需改變代碼中計(jì)數(shù)器數(shù)值，因而調(diào)節(jié)伺服周期非常靈活、方便。
[0024]參見(jiàn)圖3和圖4，本發(fā)明提供的分布式控制系統(tǒng)的時(shí)鐘同步方法主系統(tǒng)的輸出端口電路、從系統(tǒng)的接收端口電路的示意圖。輸出端口電路包括光電隔離芯片和單端轉(zhuǎn)差分芯片，接收端口電路包括光電隔離芯片和差分轉(zhuǎn)單端芯片。主系統(tǒng)的FPGA發(fā)出的脈沖信號(hào)經(jīng)過(guò)主系統(tǒng)的光電隔離芯片傳送至主系統(tǒng)的單端轉(zhuǎn)差分芯片，轉(zhuǎn)換為差分信號(hào)后通過(guò)同步信號(hào)線傳送至輔系統(tǒng)的差分轉(zhuǎn)單端芯片，再轉(zhuǎn)換成單端信號(hào)后，傳送至輔系統(tǒng)的光電隔離芯片，再傳送至輔系統(tǒng)的FPGA。脈沖信號(hào)轉(zhuǎn)換為差分信號(hào)后傳輸，保證了脈沖信號(hào)的穩(wěn)定性，光電隔離芯片保證了系統(tǒng)可靠性，使整體同步信號(hào)傳輸電路具有良好的穩(wěn)定性和可靠性。
[0025]本發(fā)明提供的分布式控制系統(tǒng)的時(shí)鐘同步方法，光電隔離芯片的型號(hào)優(yōu)選TLP2631，單端轉(zhuǎn)差分芯片的型號(hào)優(yōu)選SN75174DW，差分轉(zhuǎn)單端芯片的型號(hào)優(yōu)選SN75174D。
【權(quán)利要求】
1.一種分布式控制系統(tǒng)的時(shí)鐘同步方法，包括主系統(tǒng)和η個(gè)輔系統(tǒng)，所述主系統(tǒng)和每個(gè)輔系統(tǒng)包括CPU、FPGA，其特征在于:所述主系統(tǒng)還包括輸出端口電路，所述輔系統(tǒng)還包括接收端口電路，所述主系統(tǒng)的FPGA每隔一個(gè)伺服周期發(fā)出一個(gè)脈沖信號(hào)，所述脈沖信號(hào)一路輸出到主系統(tǒng)的CPU并觸發(fā)主系統(tǒng)的CPU進(jìn)行新的伺服周期運(yùn)算，所述脈沖信號(hào)的另一路通過(guò)主系統(tǒng)的輸出端口電路、同步信號(hào)線傳送至各輔系統(tǒng)，再經(jīng)過(guò)各輔系統(tǒng)的接收端口電路、FPGA，輸出至各輔系統(tǒng)的CPU并觸發(fā)各輔系統(tǒng)的CPU開(kāi)始新的伺服周期運(yùn)算。
2.一種根據(jù)權(quán)利要求1所述的分布式控制系統(tǒng)的時(shí)鐘同步方法，其特征在于:所述主系統(tǒng)的輸出端口電路包括光電隔離芯片和單端轉(zhuǎn)差分芯片，所述輔系統(tǒng)的接收端口電路包括光電隔離芯片和差分轉(zhuǎn)單端芯片，所述主系統(tǒng)的FPGA發(fā)出的脈沖信號(hào)經(jīng)過(guò)主系統(tǒng)的光電隔離芯片傳送至主系統(tǒng)的單端轉(zhuǎn)差分芯片，轉(zhuǎn)換為差分信號(hào)后通過(guò)同步信號(hào)線傳送至各個(gè)輔系統(tǒng)的差分轉(zhuǎn)單端芯片，再轉(zhuǎn)換成單端信號(hào)后傳送至各輔系統(tǒng)的光電隔離芯片，再傳送至各輔系統(tǒng)的FPGA。
3.一種根據(jù)權(quán)利要求2所述的分布式控制系統(tǒng)的時(shí)鐘同步方法，其特征在于:所述光電隔離芯片的型號(hào)優(yōu)選TLP2631。
4.一種根據(jù)權(quán)利要求2所述的分布式控制系統(tǒng)的時(shí)鐘同步方法，其特征在于:所述單端轉(zhuǎn)差分芯片的型號(hào)優(yōu)選SN75174DW，所述差分轉(zhuǎn)單端芯片的型號(hào)優(yōu)選SN75174D。
【文檔編號(hào)】G05B15/02GK103995471SQ201410221417
【公開(kāi)日】2014年8月20日 申請(qǐng)日期:2014年5月23日 優(yōu)先權(quán)日:2014年5月23日
【發(fā)明者】周柔剛, 周云飛, 涂驍, 劉廣斗, 紀(jì)善昌, 汪松, 嚴(yán)思杰 申請(qǐng)人:華中科技大學(xué)