技術編號：6294042
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明公開了一種基準電壓產(chǎn)生電路，包括一帶隙基準電流產(chǎn)生電路，在該帶隙基準電流產(chǎn)生電路的輸出端與地之間連接一個采用二極管連接方式的NMOS晶體管，或者串聯(lián)連接多個采用二極管連接方式的NMOS晶體管。本發(fā)明具有較低的輸出噪聲，且可以節(jié)省芯片面積。專利說明基準電壓產(chǎn)生電路[0001]本發(fā)明涉及混合信號設計領域，特別是涉及一種低噪聲基準電壓產(chǎn)生電路。背景技術[0002]基準電壓在模擬電路中有著廣泛應用，通常是一個固定的直流量，隨電源電壓、工藝參數(shù)和溫度變化非常小...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。