基準(zhǔn)電壓產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明公開了一種基準(zhǔn)電壓產(chǎn)生電路，包括：一帶隙基準(zhǔn)電流產(chǎn)生電路，在該帶隙基準(zhǔn)電流產(chǎn)生電路的輸出端與地之間連接一個采用二極管連接方式的NMOS晶體管，或者串聯(lián)連接多個采用二極管連接方式的NMOS晶體管。本發(fā)明具有較低的輸出噪聲，且可以節(jié)省芯片面積。
【專利說明】基準(zhǔn)電壓產(chǎn)生電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及混合信號設(shè)計領(lǐng)域，特別是涉及一種低噪聲基準(zhǔn)電壓產(chǎn)生電路。
【背景技術(shù)】
[0002]基準(zhǔn)電壓在模擬電路中有著廣泛應(yīng)用，通常是一個固定的直流量，隨電源電壓、工藝參數(shù)和溫度變化非常小。基準(zhǔn)電壓的性能會影響到電路的電壓增益、電源抑制及噪聲等很多方面。例如，在高頻電感-電容電壓控制振蕩器(LC-VCO)設(shè)計中，就需要高電源抑制、低噪聲的基準(zhǔn)電壓作為直流偏置。
[0003]基準(zhǔn)電壓參考源在很多模擬和混合電路中都是關(guān)鍵模塊。在很多基準(zhǔn)電壓參考源的應(yīng)用中希望基準(zhǔn)電壓具有很小的噪聲，比如數(shù)模轉(zhuǎn)換器，VCO (壓控振蕩器)偏置電壓等。一個改善噪聲比較有效的方法是在常規(guī)基準(zhǔn)電壓輸出端加電容。如果對輸出噪聲要求高，這個電容通常需要比較大，很難集成到芯片內(nèi)部，需要芯片外部的器件來實現(xiàn)。
[0004]傳統(tǒng)適用低電源電壓工作的基準(zhǔn)電壓參考源產(chǎn)生電路采用帶隙基準(zhǔn)原理，利用一個正溫度系數(shù)和一個負(fù)溫度系數(shù)以適當(dāng)?shù)臋?quán)重相加得到零溫度系數(shù)的基準(zhǔn)電壓如圖1所示。在電路中，電阻R2A=R2B=R2，PM0S晶體管M3、M4和M5的尺寸一樣。誤差運算放大器AMP控制使其兩個輸入端N3和N4的電壓基本相等。PMOS晶體管M3、M4和M5的柵極全部連接在誤差運算放大器AMP的輸出端，所述PMOS晶體管的電流13、14和15相等。雙極晶體管的PN結(jié)電流電壓關(guān)系式為:IC = Is * evBE/VT,其中,Vt = kT/q。這樣電阻R1上的電壓為AVgg = Vgg2 —Vgg1 = Vj * In N, N是兩個晶體管Ql和Q2發(fā)射極面積之比,"VgE；!和V腿2分別是晶體管Ql和Q2的基極-發(fā)射極電壓。因此，PMOS晶體管M3的漏極電流13等于流過
_ _ V id PO V τ siInN
電阻R2A與流過電阻Rl的電流之和:13 = -τ12 + -jZ~。電流13由PMOS晶體管M3、M4和Μ5形成的電流鏡流入到電阻R3，得到輸出基準(zhǔn)電壓Vref = ^ [VBE2 + On) *: V1-1。
LVJa,JJ
(VbeS負(fù)溫度系數(shù)，隨溫度升高而降低；ντ為正溫度系數(shù)，隨溫度升高而升高)可以通過改變電阻R2與電阻Rl的比例或N值來調(diào)整正負(fù)溫度系數(shù)，使得這個參考電壓基本不隨溫度變化。電阻R3與電阻R2的比例可以用來調(diào)整基準(zhǔn)電壓的絕對值。
[0005]傳統(tǒng)的帶隙基準(zhǔn)電壓通常具有良好的溫度特性，但由于傳統(tǒng)適用低電源電壓工作的基準(zhǔn)電壓是基準(zhǔn)電流流到電阻產(chǎn)生的，電阻本身與其他器件折合到輸出端的噪聲都很大，減小這個噪聲最直接有效的方法就是在輸出端加電容。無論是基于電阻噪聲的κτ/c還是器件產(chǎn)生的其他噪聲，都希望這個電容越大越好。但是芯片內(nèi)部大電容占用很大的面積，而且電容無法過濾MOS管的Ι/f噪聲。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種基準(zhǔn)電壓產(chǎn)生電路，具有較低的輸出噪聲，且可以節(jié)省芯片面積。[0007]為解決上述技術(shù)問題，本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路，包括:
[0008]一帶隙基準(zhǔn)電流產(chǎn)生電路，在該帶隙基準(zhǔn)電流產(chǎn)生電路的輸出端與地之間連接一個采用二極管連接方式的NMOS晶體管，或者串聯(lián)連接多個采用二極管連接方式的NMOS晶體管。
[0009]本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路，基準(zhǔn)電流流過多個串聯(lián)連接的采用二極管連接連接方式的NMOS晶體管，減小了與基準(zhǔn)電流噪聲相對應(yīng)的基準(zhǔn)電壓噪聲，同時多個匪OS晶體管的熱噪聲也小于采用輸出電阻的等效輸出電壓噪聲。
[0010]本發(fā)明與傳統(tǒng)的采用帶隙基準(zhǔn)原理的帶隙基準(zhǔn)電壓產(chǎn)生電路相比，具有更好的噪聲性能，且節(jié)省芯片面積；能應(yīng)用于各種工藝下，特別適合在低噪聲，對溫度曲線要求不高的低功耗電路中應(yīng)用。
【專利附圖】

【附圖說明】
[0011]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細(xì)的說明:
[0012]圖1是傳統(tǒng)的帶隙基準(zhǔn)電壓產(chǎn)生電路原理圖；
[0013]圖2是本發(fā)明的低噪聲基準(zhǔn)電壓產(chǎn)生電路一實施例原理圖。
【具體實施方式】
[0014]參見圖2所示，所述低噪聲基準(zhǔn)電壓產(chǎn)生電路，在下面的實施例中，包括:一帶隙基準(zhǔn)電流產(chǎn)生電路和作為輸出負(fù)載的采用二極管連接方式的兩個串聯(lián)的NMOS晶體管。
[0015]帶隙基準(zhǔn)電流產(chǎn)生電路，包括:一誤差放大器AMP，N個并聯(lián)的第一 PNP三極管Ql，第二 PNP三極管Q2，電阻Rl、R2A、R2B,由PMOS晶體管M3?M5組成的電流鏡。
[0016]PMOS晶體管M3?M5的源極與電源電壓Vdd相連接。PMOS晶體管M3?M5的柵極與所述誤差放大器AMP的輸出端相連接。
[0017]PMOS晶體管M3的漏極與誤差放大器AMP的正輸入端、電阻R2A的一端和電阻Rl的一端相連接。電阻R2A的另一端接地。電阻Rl的另一端與N個并聯(lián)的第一 PNP三極管Ql的發(fā)射極相連接，N個并聯(lián)的第一 PNP三極管Ql的集電極接地。
[0018]PMOS晶體管M4的漏極與誤差放大器AMP的負(fù)輸入端、電阻R2B的一端和第二 PNP三極管Q2的發(fā)射極相連接。第二 PNP三極管Q2的集電極接地。N個并聯(lián)的第一 PNP三極管Ql的基極與第二 PNP三極管Q2的基極接地。
[0019]PMOS晶體管M5的漏極作為所述帶隙基準(zhǔn)電流產(chǎn)生電路的輸出端，作為輸出負(fù)載的采用二極管連接方式的兩個串聯(lián)的NMOS晶體管連接在PMOS晶體管M5的漏極與地之間。其中，第一 NMOS晶體管Ml的柵極和漏極與PMOS晶體管M5的漏極相連接，第二 NMOS晶體管M2的源極接地。
[0020]比較圖1和圖2可以看出，在上述低噪聲基準(zhǔn)電壓產(chǎn)生電路中采用兩個二極管連接的NMOS晶體管作為負(fù)載，代替?zhèn)鹘y(tǒng)結(jié)構(gòu)中的電阻。所述低噪聲基準(zhǔn)電壓產(chǎn)生電路和傳統(tǒng)結(jié)構(gòu)一樣，采用誤差運算放大器、三極管、電阻和由PMOS晶體管組成的電流鏡得到隨溫度、電源電壓和工藝偏差變化不大的基準(zhǔn)電流，該基準(zhǔn)電流流到兩個串聯(lián)的二極管連接的NMOS晶體管上，同樣形成輸出基準(zhǔn)電壓。只要合理調(diào)整NMOS晶體管的尺寸，就可以得到需要的基準(zhǔn)電壓。采用二極管連接的方式的NMOS晶體管的等效電阻為1/gm，其中，gm為NMOS晶體管Ml或M2的跨導(dǎo)。對于同樣直流輸出基準(zhǔn)電壓，兩個串聯(lián)二極管連接NMOS晶體管的等效電阻為2/gm遠(yuǎn)小于傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)中對應(yīng)的電阻R3。等效電阻乘以輸出電流噪聲得到輸出電壓噪聲。由此可知，所述低噪聲基準(zhǔn)電壓產(chǎn)生電路輸出電壓噪聲與傳統(tǒng)結(jié)構(gòu)輸出電壓噪聲之比為2八gm*R3)。如果要求較低的輸出基準(zhǔn)電壓，可以只采用一個NMOS晶體管作為負(fù)載，調(diào)整其尺寸獲得更好的噪聲性能。當(dāng)然，如果要求較高的輸出基準(zhǔn)電壓，可以在保證其他晶體管正常工作狀態(tài)的前提下采用多于兩個NMOS晶體管作為負(fù)載。
[0021]另外，負(fù)載“等效電阻”本身的噪聲也是輸出基準(zhǔn)參考電壓噪聲一部分。與傳統(tǒng)帶隙基準(zhǔn)電壓產(chǎn)生電路相比，所述低噪聲基準(zhǔn)電壓產(chǎn)生電路中的NMOS晶體管雖然會引入一些Ι/f噪聲，但熱噪聲部分減小了很多，整體上的積分噪聲還是要好于傳統(tǒng)結(jié)構(gòu)。
[0022]基準(zhǔn)電壓產(chǎn)生電路用在低功耗電路中，如果采用電阻作為負(fù)載其阻值會非常大。比如，IyA輸出電流要得到IV的輸出電壓需要加IMohm的電阻，需要占用非常大的芯片面積，而所述低噪聲基準(zhǔn)電壓產(chǎn)生電路采用NMOS晶體管作為負(fù)載所占用的芯片面積很小。因此，所述低噪聲基準(zhǔn)電壓產(chǎn)生電路既能改善噪聲，又能節(jié)省芯片面積。所述低噪聲基準(zhǔn)電壓產(chǎn)生電路對溫度的影響沒有很好的補償，輸出電壓絕對值會有變化。
[0023]對傳統(tǒng)帶隙基準(zhǔn)電路和所述低噪聲基準(zhǔn)電壓產(chǎn)生電路進行仿真驗證。在都沒有加輸出大電容的情況下，傳統(tǒng)結(jié)構(gòu)中ΙμΑ輸出電流流過IMohm的電阻；所述低噪聲基準(zhǔn)電壓產(chǎn)生電路中I μ A輸出電流流過兩個寬長比為2 μπιΛμπι 二極管連接的兩個NMOS晶體管，同時都得到IV的基準(zhǔn)電壓。本發(fā)明結(jié)構(gòu)比傳統(tǒng)結(jié)構(gòu)的輸出積分電壓至少噪聲好一個數(shù)量級，芯片面積也節(jié)省了很多。
[0024]雖然本發(fā)明利用具體的實施例進行說明，但是對實施例的說明并不限制本發(fā)明的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過參考本發(fā)明的說明，在不背離本發(fā)明的精神和范圍的情況下，容易進行各種修改或者可以對實施例進行組合。
【權(quán)利要求】
1.一種基準(zhǔn)電壓產(chǎn)生電路，包括:一帶隙基準(zhǔn)電流產(chǎn)生電路，其特征在于，在該帶隙基準(zhǔn)電流產(chǎn)生電路的輸出端與地之間連接一個采用二極管連接方式的NMOS晶體管，或者串聯(lián)連接多個采用二極管連接方式的NMOS晶體管。
2.如權(quán)利要求1所述的基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述帶隙基準(zhǔn)電流產(chǎn)生電路，包括:一誤差放大器，N個并聯(lián)的第一 PNP三極管，第二 PNP三極管，第一電阻?第三電阻，由第一 PMOS晶體管?第三PMOS晶體管組成的電流鏡； 第一 PMOS晶體管?第三PMOS晶體管的源極與電源電壓相連接；第一 PMOS晶體管?第三PMOS晶體管的柵極與所述誤差放大器的輸出端相連接； 第一 PMOS晶體管的漏極與誤差放大器的正輸入端、第二電阻的一端和第一電阻的一端相連接；第二電阻的另一端接地；第一電阻的另一端與N個并聯(lián)的第一 PNP三極管的發(fā)射極相連接，N個并聯(lián)的第一 PNP三極管的集電極接地； 第二 PMOS晶體管的漏極與誤差放大器的負(fù)輸入端、第三電阻的一端和第二 PNP三極管的發(fā)射極相連接；第二 PNP三極管的集電極接地；N個并聯(lián)的第一 PNP三極管的基極與第二PNP三極管的基極接地； 第三PMOS晶體管的漏極作為所述帶隙基準(zhǔn)電流產(chǎn)生電路的輸出端。
【文檔編號】G05F3/26GK103853228SQ201210525189
【公開日】2014年6月11日 申請日期:2012年12月7日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】蘇威, 武潔, 徐家雷 申請人:上海華虹集成電路有限責(zé)任公司