技術(shù)編號(hào)：6273681
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及帶隙基準(zhǔn)電路，尤其是一種降低失調(diào)電壓影響的帶隙基準(zhǔn)電壓電路，屬于雙極型晶體管(BJT)以及金屬氧化物半導(dǎo)體(MOS)晶體管集成電路。背景技術(shù)現(xiàn)有技術(shù)中存在一種如附圖說明圖1所示的傳統(tǒng)帶隙基準(zhǔn)電壓電路，設(shè)有PNP三極管Q1、Q2和Q3、運(yùn)算放大器0P、電阻Rl和R2、PMOS管Ml、M2和M3 ；PNP三極管Ql、Q2和Q3的基極和集電極均接地，PNP三極管Ql的發(fā)射極通過電阻Rl連接放大器OP的同相輸入端和PMOS管Ml的漏極(節(jié)點(diǎn)A)，PNP三...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。