技術(shù)編號：6273678
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及帶隙基準電壓電路，尤其是一種低靜態(tài)功耗的電流模帶隙基準電壓電路，屬于雙極型晶體管(BJT)以及金屬氧化物半導體(MOS)晶體管集成電路。背景技術(shù)現(xiàn)有技術(shù)中存在一種如附圖說明圖1所示的傳統(tǒng)帶隙基準電壓電路，包括PNP三極管Ql和Q2，PMOS管Ml、M2和M3，運算放大器0P,電阻R1' R2、R3、R4 ；Q1和Q2的基極和集電極接地，Ql的發(fā)射極通過電阻R2與運算放大器OP的同相輸入端及PMOS管Ml的漏極相連并記為節(jié)點A，電阻R1跨接在節(jié)點A...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。