技術(shù)編號(hào)：6157298
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路可靠性測(cè)試領(lǐng)域，特別涉及一種判斷等離子體損傷來(lái)源的電 路結(jié)構(gòu)及方法。背景技術(shù)目前，隨著半導(dǎo)體制造進(jìn)入到深亞微米階段，晶圓上半導(dǎo)體器件的特征尺寸進(jìn)一 步縮小，集成電路的集成度不斷增加，對(duì)半導(dǎo)體制造工藝提出了更高的要求，柵極多晶硅層 的特征尺寸、柵氧化層的厚度等參數(shù)都不斷減小。在半導(dǎo)體制造工藝中，無(wú)論離子注入、化學(xué)氣相沉積、光刻膠的去除，還是干法刻 蝕工序中，都可能利用等離子體工藝，在反應(yīng)腔內(nèi)產(chǎn)生的等離子體帶有電荷，很容易在晶 圓表面形成電荷...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。