技術編號：5949365
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及卷積碼設計和集成電路芯片的可測性，特別是涉及應用一種高碼率的卷積碼的單輸出測試響應壓縮電路和方法。背景技術 隨著工藝的發(fā)展，特別伴隨著系統(tǒng)級芯片的發(fā)展，單個芯片上集成的邏輯單元(比如微處理器，存儲器，DSPs，I/O控制器)越來越多，其功能也越來復雜，給測試帶來了很多新的挑戰(zhàn)。這些挑戰(zhàn)主要包含1)測試設備的測試頻率跟不上芯片頻率的提高；2)測試時間過長，導致測試成本大幅增加；3)測試設備內存容量不足；4)芯片可用作全掃描設計的測試引腳不足。一個可...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。