專利名稱：一種利用高碼率卷積碼實(shí)現(xiàn)的壓縮電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及卷積碼設(shè)計(jì)和集成電路芯片的可測(cè)性技術(shù)領(lǐng)域，特別是涉及應(yīng)用一種高碼率的卷積碼的單輸出測(cè)試響應(yīng)壓縮電路和方法。
背景技術(shù)：
隨著工藝的發(fā)展，特別伴隨著系統(tǒng)級(jí)芯片的發(fā)展，單個(gè)芯片上集成的邏輯單元(比如微處理器，存儲(chǔ)器，DSPs，I/O控制器)越來越多，其功能也越來復(fù)雜，給測(cè)試帶來了很多新的挑戰(zhàn)。這些挑戰(zhàn)主要包含1)測(cè)試設(shè)備的測(cè)試頻率跟不上芯片頻率的提高；2)測(cè)試時(shí)間過長，導(dǎo)致測(cè)試成本大幅增加；3)測(cè)試設(shè)備內(nèi)存容量不足；4)芯片可用作全掃描設(shè)計(jì)的測(cè)試引腳不足。一個(gè)可行的解決測(cè)試引腳不足的方案是對(duì)測(cè)試響應(yīng)進(jìn)行壓縮，一般是通過采用一個(gè)芯片內(nèi)置的測(cè)試響應(yīng)壓縮電路對(duì)完成這種響應(yīng)壓縮。
測(cè)試響應(yīng)壓縮的主要思想是首先設(shè)計(jì)一個(gè)內(nèi)置的響應(yīng)壓縮器，該壓縮器能夠盡可能將測(cè)試響應(yīng)輸出壓縮到一個(gè)或幾個(gè)輸出，這些輸出通過引腳輸出到測(cè)試設(shè)備。對(duì)于一般的可測(cè)性設(shè)計(jì)，可用作掃描輸入和輸出的引腳是限定的。這些限定可能是來自于版圖設(shè)計(jì)的需要，也有可能是兼顧測(cè)試設(shè)備實(shí)際測(cè)試資源情況。這樣，如果輸出被壓縮變少后，就可以有更多的引腳用于設(shè)計(jì)更多的測(cè)試掃描鏈，從而縮短了最長掃描鏈的長度，減少了用于掃描進(jìn)/掃描出向量的時(shí)間。而掃描測(cè)試中，主要的時(shí)間耗費(fèi)就是在移動(dòng)掃描向量上，因此通過測(cè)試響應(yīng)壓縮我們可以大大減少掃描測(cè)試時(shí)間。同時(shí)，由于增加了掃描鏈，單個(gè)掃描鏈上的數(shù)據(jù)量就會(huì)相應(yīng)減少，因此，測(cè)試響應(yīng)壓縮還減少了每個(gè)測(cè)試通道需要的測(cè)試容量。
測(cè)試響應(yīng)輸出有幾個(gè)特征，這些特征是我們?cè)O(shè)計(jì)不同壓縮電路需要考慮的問題1)單位時(shí)間內(nèi)，發(fā)生故障的數(shù)目比較少，一般不會(huì)超過4個(gè)。2)響應(yīng)中可能包含很多不確定位。不確定位是指其值在仿真的時(shí)候是不能確定的。這些不確定位的來源包含沒有傳始化的寄存器，總線競(jìng)爭，時(shí)序環(huán)路等。3)所設(shè)計(jì)的壓縮電路必須能提供一個(gè)簡單的能夠收集完全診斷信息的方法，而且這種診斷必須是沒有假設(shè)條件的。適合于解決以上三個(gè)問題的壓縮電路方案可以分為兩大類組合壓縮電路和時(shí)序壓縮電路。組合壓縮電路是指通過簡單的組合電路來實(shí)現(xiàn)壓縮電路。這種壓縮電路設(shè)計(jì)方法比較簡單，一種最簡單的實(shí)現(xiàn)就是利用異或樹，其理論基礎(chǔ)是奇偶校驗(yàn)。通過合理的設(shè)計(jì)異或樹的結(jié)構(gòu)和規(guī)劃壓縮輸出的個(gè)數(shù)，可以有針對(duì)性的解決上述三個(gè)問題。組合壓縮電路的一個(gè)不足之處在于壓縮率比較低，而且不能提供一個(gè)完全的診斷方案，其診斷必須是基于一些假設(shè)，而這些假設(shè)在實(shí)際測(cè)試環(huán)境中是無法保證的。時(shí)序壓縮電路是通過移位寄存器鏈來實(shí)現(xiàn)壓縮。這種壓縮電路壓縮比相對(duì)較高，且混淆率也比較低。但是，最直接的時(shí)序電路壓縮比如MISR，在響應(yīng)壓縮的時(shí)候，不能有效的處理不確定位。其通常的方法是通過合理的可測(cè)性設(shè)計(jì)去消除這些不確定狀態(tài)。而不確定位在大規(guī)模的SOC設(shè)計(jì)中又是不可能被完全消除的，因此要想使得時(shí)序壓縮電路在SOC的測(cè)試響應(yīng)壓縮中依然有效，就必須對(duì)其加以變革。創(chuàng)造出新的針對(duì)上述三個(gè)特征的時(shí)序壓縮電路。
上段中提到的組合壓縮電路，一般都是基于某種線性編碼的，這方面的相關(guān)技術(shù)可以參照下列文章“Testing computer hardware through data compression in space and time”，Published by K.K.Saluja and M.Karpovsky，in Proceeding of InternationalTest Conference，pp.83-88，1983。
在這篇文章中，介紹了一種利用線性分組碼的壓縮電路設(shè)計(jì)技術(shù)。在這篇文章中還同時(shí)提供了這種壓縮電路一種利用異或門實(shí)現(xiàn)的方法。
卷積碼是一種被廣泛應(yīng)用于通信系統(tǒng)、無線、衛(wèi)星系統(tǒng)、移動(dòng)通信中的一種先進(jìn)的編碼。卷積編碼和分組編碼不相同。分組碼編碼時(shí)，本組中的校驗(yàn)元僅與本組在該節(jié)拍上的輸入有關(guān)系，而與其他各節(jié)拍的輸入碼元沒有關(guān)系。在分組碼譯碼時(shí)，也僅從本碼組中的碼元內(nèi)提取有關(guān)譯碼信息，而與其他各組無關(guān)。而卷積碼，本組中的校驗(yàn)元還和前段組上的輸入有關(guān)系。在卷積碼譯碼時(shí)，不僅需要從本節(jié)拍輸入中提取信息，還需要從前段節(jié)拍中提取譯碼信息。卷積碼的詳細(xì)介紹可以參考下列文獻(xiàn)“Coding for Noisy Channels”，Published by P.Elias，in IRE InternationalConvention Record，pt.4，pp.37-46，1955。線性分組碼能夠應(yīng)用于測(cè)試響應(yīng)壓縮電路的構(gòu)造，同樣，卷積碼也適用于構(gòu)造這種壓縮電路。但是，由于響應(yīng)壓縮電路屬于一種特殊的應(yīng)用，它不是直接編碼的編碼器，而是利用編碼的校驗(yàn)矩陣來綜合實(shí)現(xiàn)編碼器。也就是說，測(cè)試響應(yīng)壓縮電路實(shí)際上是校驗(yàn)矩陣的實(shí)現(xiàn)。
為了簡單的生成所需的卷積碼及兼顧到實(shí)際的測(cè)試響應(yīng)壓縮的需要，本發(fā)明將提出一種高碼率，距離為3的卷積碼的設(shè)計(jì)規(guī)則。這些設(shè)計(jì)規(guī)則可通過一個(gè)基于隨機(jī)選取的方法自動(dòng)實(shí)現(xiàn)。在該編碼的基礎(chǔ)上，應(yīng)用映射規(guī)則就可以得到需要的測(cè)試響應(yīng)壓縮電路。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高碼率的卷積碼，然后提供一種基于該編碼基本校驗(yàn)矩陣的測(cè)試響應(yīng)壓縮電路。
本發(fā)明針對(duì)測(cè)試響應(yīng)中錯(cuò)誤位比價(jià)少的情況，提出了一種高碼率、距離為3的卷積碼的設(shè)計(jì)規(guī)則，根據(jù)該卷積碼基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路可以提供避免1，2，3和任意奇數(shù)個(gè)錯(cuò)誤位引起混淆的能力。該壓縮電路具有設(shè)計(jì)簡單、設(shè)計(jì)過程可以完全自動(dòng)化、不需要修改待測(cè)電路掃描鏈結(jié)構(gòu)等特點(diǎn)，使得本發(fā)明提出的方法特別適合于當(dāng)前SOC可測(cè)性設(shè)計(jì)中。
本發(fā)明目的之一是提供一種高碼率、距離為3的卷積碼設(shè)計(jì)規(guī)則。所提設(shè)計(jì)規(guī)則針對(duì)卷積碼的基本校驗(yàn)矩陣，通過對(duì)基本校驗(yàn)矩陣進(jìn)行規(guī)則約束，使得所設(shè)計(jì)的卷積碼距離為3。
本發(fā)明目的之二是提供一種利用發(fā)明目的一提出的卷積碼基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路，由于發(fā)明目的一提出的卷積碼能夠提供距離為3，所以利用該編碼基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路可以避免1、2、3和任意奇數(shù)個(gè)錯(cuò)誤位引起混淆的情況。
發(fā)明技術(shù)方案本發(fā)明首先提出了一個(gè)高碼率的卷積碼。該卷積碼的特征是它的距離是3。卷積碼可以用一個(gè)四元組表示(n，k，m，d)，其中n是并行輸出的數(shù)目，k是并行輸入的數(shù)目，m是編碼約束長度，d是卷積碼碼字的最小距離。卷積碼的校驗(yàn)矩陣H定義為G∞·H∞T=0.]]>其中，G∞是卷積碼生成矩陣。如果使用m-截?cái)嗑仃噥肀碚骶矸e碼，那么響應(yīng)的截?cái)嘈ｒ?yàn)矩陣可定義為Gm·HmT=0,]]>在這里，HTm是一個(gè)(m×(n-k)，m×n)矩陣。在Hm中，每一個(gè)矩陣元素hi是一個(gè)(n-k，n)子矩陣。如圖1所描述，從圖1可以看出，如果矩陣Hm中前n列元素確定，其他列可以看作是這n列元素下移的結(jié)果，這樣整個(gè)截?cái)嘈ｒ?yàn)矩陣也就確定了。截?cái)嗑仃嚨那皀列可以表示為H＝{hT1，hT2，hT3，...，hTm}T，它被稱為基本校驗(yàn)矩陣。有關(guān)上面介紹一些概念，詳細(xì)可參考下列文獻(xiàn)“糾錯(cuò)碼-原理與方法”王新梅、蕭國鎮(zhèn)編著，ISBN 7-5606-0163-4/TN.0059，西安電子科技大學(xué)出版社出版，2001年4月修訂版，2003年5月第5次印刷。
本專利首先將提出一種碼率為n/1的卷積碼。在卷積碼定義中，n為輸出碼字信息位長度。此時(shí)，該碼率卷積碼的約束長度為n-1。碼率為n/1的卷積碼用四元組的表達(dá)方式可記作(n，n-1，m，d)。在設(shè)計(jì)該卷積碼時(shí)，為了使得它能夠提供對(duì)測(cè)試響應(yīng)壓縮時(shí)避免2個(gè)錯(cuò)誤位不發(fā)生混淆情況，要求我們?cè)O(shè)計(jì)規(guī)則能使得所設(shè)計(jì)卷積碼的距離為3。錯(cuò)誤位發(fā)生混淆是指當(dāng)測(cè)試響應(yīng)中有錯(cuò)誤位時(shí)，由于壓縮電路壓縮是有損壓縮，導(dǎo)致錯(cuò)誤位的特征信息丟失，而使得帶有錯(cuò)誤位的響應(yīng)經(jīng)過壓縮后的特征輸出和正確響應(yīng)經(jīng)過壓縮后的特征輸出完全一致。這種一致性使得測(cè)試者對(duì)測(cè)試結(jié)果發(fā)生混淆，將帶有故障的芯片誤認(rèn)為是正常芯片。
為了便于描述本發(fā)明中提出碼率為n/1的卷積碼的設(shè)計(jì)規(guī)則，需要先定義一個(gè)等價(jià)的概念對(duì)于兩個(gè)m次多項(xiàng)式R1(x)，和R2(x)，則等價(jià)關(guān)系R1(x)≅R2(x)]]>當(dāng)且僅當(dāng)(I)---∃σ|R1(x)=xσ×R2(x),(0≤σ≤m-1-deg(R2x))]]>或者
(II)---∃σ|R2(x)=xσ×R1(x),(0≤σ≤m-1-deg(R1(x)))]]>這里deg(.)是多項(xiàng)式中最大非零系數(shù)對(duì)應(yīng)的次數(shù)。
根據(jù)等價(jià)的概念可以簡單的構(gòu)造一個(gè)碼率為n/1，距離為3的卷積碼。如果滿足其他個(gè)設(shè)計(jì)規(guī)則，使得根據(jù)該卷積碼校驗(yàn)矩陣構(gòu)造的壓縮電路能夠在面對(duì)任意奇數(shù)個(gè)錯(cuò)誤位時(shí)，不發(fā)生混淆。該卷積碼的設(shè)計(jì)規(guī)則如下所述設(shè)計(jì)規(guī)則1對(duì)于卷積碼(n，n-1，m，d)，在基本校驗(yàn)矩陣中，如果任意兩列均不等價(jià)，那么該卷積碼的距離為3。
設(shè)計(jì)規(guī)則2對(duì)于卷積碼(n，n-1，m，d)，在基本校驗(yàn)矩陣中，任意兩列的重量均為奇數(shù)，那么根據(jù)該卷積碼基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路可以發(fā)現(xiàn)任意奇數(shù)個(gè)錯(cuò)誤位。
設(shè)計(jì)規(guī)則3對(duì)于卷積碼(n，n-1，m，d)，在基本校驗(yàn)矩陣中，如果任意兩列均不等價(jià)，且每一列的重量均相等，那么根據(jù)該卷積碼基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路可以發(fā)現(xiàn)伴隨著一個(gè)不確定位的單錯(cuò)誤位。
其中，列中“重量”是指列中所含1的個(gè)數(shù)。用字母w來標(biāo)識(shí)重量。
如果三個(gè)規(guī)則同時(shí)使用，那么所設(shè)計(jì)的卷積碼的基本校驗(yàn)矩陣的實(shí)現(xiàn)電路可以提供在1，2，3和任意奇數(shù)個(gè)錯(cuò)誤位情況下，不發(fā)生混淆。而且還就可以提供一個(gè)不確定位的處理能力。
應(yīng)用隨機(jī)生成算法可以很方便的去構(gòu)造各列重量相等的符合規(guī)則1、2、3的基本校驗(yàn)矩陣。圖2中介紹了一個(gè)基于隨機(jī)選取的基本校驗(yàn)矩陣生成方法。其具體方法流程可參考圖2。
根據(jù)上述設(shè)計(jì)規(guī)則所設(shè)計(jì)的卷積碼的基本校驗(yàn)矩陣，我們可以用硬件電路設(shè)計(jì)測(cè)試響應(yīng)壓縮電路，這是本發(fā)明另一個(gè)關(guān)鍵點(diǎn)。上述碼率為n/1的卷積碼的基本校驗(yàn)矩陣實(shí)現(xiàn)的壓縮電路可以由異或門樹電路構(gòu)造。該電路的設(shè)計(jì)可以參考圖4。異或門樹電路的輸入是連接在芯片內(nèi)掃描鏈單元的輸出上，經(jīng)過多級(jí)級(jí)聯(lián)后，通過唯一一個(gè)輸出引腳輸出。該實(shí)現(xiàn)電路是(n，n-1，m，d)卷積碼基本校驗(yàn)矩陣的一個(gè)映射電路，具體映射規(guī)則如下描述(1)各掃描鏈最后m個(gè)掃描單元將可能被連接到異或門樹電路上。
(2)每一條掃描鏈最后m個(gè)掃描單元相應(yīng)對(duì)應(yīng)于基本校驗(yàn)矩陣H的一列中的m個(gè)元素。
(3)一條掃描鏈最后m個(gè)掃描單元到異或門樹電路的連接關(guān)系取決于基本校驗(yàn)矩陣的一列，也就是說基本校驗(yàn)矩陣的每一列對(duì)應(yīng)于一條掃描鏈最后m個(gè)掃描單元到異或門樹電路的連接關(guān)系。具體對(duì)應(yīng)關(guān)系為如果基本校驗(yàn)矩陣中，某一列中某元素對(duì)應(yīng)的值為1，則該元素對(duì)應(yīng)的掃描單元的輸出將被連接到異或門樹電路上。
本發(fā)明中提出的基本校驗(yàn)矩陣生成方法和基本校驗(yàn)矩陣到異或門樹電路的映射過程都可以應(yīng)用程序自動(dòng)實(shí)現(xiàn)。


圖1是卷積碼截?cái)嘈ｒ?yàn)矩陣示例圖。
圖2是基于隨機(jī)選取的基本校驗(yàn)矩陣生成方法流程圖。
圖3是一個(gè)符合三條設(shè)計(jì)規(guī)則的基本校驗(yàn)矩陣示例圖。
圖4是圖2基本校驗(yàn)矩陣示例的實(shí)現(xiàn)電路示例圖。
具體實(shí)施例方式
圖1中列出了卷積碼截?cái)嘈ｒ?yàn)矩陣的示例圖。對(duì)于四元組表達(dá)式為(n，k，m，d)的卷積碼，其截?cái)嘈ｒ?yàn)矩陣為Hm，是一個(gè)(m×n，m×(n-k))矩陣。如圖1所示，Hm中任一個(gè)子矩陣hi均是一個(gè)(n，n-k)。也就是說截?cái)嘈ｒ?yàn)矩陣有m×n行，m×(n-k)列，任一子矩陣hi有n行，n-k列。圖1中陰影的部分均為0。由此可見Hm是一個(gè)下三角矩陣。觀察截?cái)嘈ｒ?yàn)矩陣Hm的構(gòu)成，截?cái)嘈ｒ?yàn)矩陣實(shí)際上由其中的矩陣前n列元素確定，也即是由其中的子矩陣h1，h2，h3，...，hm。決定，其他列可以看作是這n列元素下移的結(jié)果，這樣整個(gè)截?cái)嘈ｒ?yàn)矩陣也就確定了。截?cái)嘈ｒ?yàn)矩陣的前n列可以表示為H＝{hT1，hT2，hT3，...，hTm}T，它被稱為基本校驗(yàn)矩陣。
圖2是基于隨機(jī)選取的基本校驗(yàn)矩陣生成方法流程圖。下面是基于隨機(jī)選取的基本校驗(yàn)矩陣生成方法的描述步驟S1開始；步驟S2初始化基本矩陣列向量集合TS，擴(kuò)展基本校驗(yàn)矩陣列向量集合ETS。初始化TS和ETS就是將TS和ETS首先置為空集合，其集合元素個(gè)數(shù)為0；步驟S3隨機(jī)產(chǎn)生一個(gè)k位的行向量V，向量V含有w個(gè)1，正如上文已經(jīng)說明，本方法產(chǎn)生的列向量的重量都是相等的；步驟S4判斷ETS中是否有向量和V相等，如果沒有，則轉(zhuǎn)入步驟S5，否則轉(zhuǎn)入步驟S7，如果是第一次進(jìn)行這樣的判斷，TS和ETS應(yīng)該為空，自然也沒有元素和V相等。所以應(yīng)該轉(zhuǎn)入S5；步驟S5將V加入到TS中；步驟S6將V加入到ETS中，并根據(jù)等價(jià)概念生成所有與V等價(jià)的向量，將這些向量加入到ETS中，根據(jù)等價(jià)概念產(chǎn)生和V等價(jià)的向量，就是將V中的1元素統(tǒng)一左移位或者右移位，在移位的過程中，要保持1的個(gè)數(shù)和相對(duì)位置不變，變化的只是1前面和后面的0的個(gè)數(shù)的變化；步驟S7判斷TS中列向量元素個(gè)數(shù)是否小于n，如果列向量個(gè)數(shù)小于或等于n，則轉(zhuǎn)入步驟S3，否則轉(zhuǎn)入步驟S8，如果TS中列向量的個(gè)數(shù)已經(jīng)等于n，說明生成的TS中元素組合即可以得到符合規(guī)則1，2，3的基本校驗(yàn)矩陣，無需繼續(xù)產(chǎn)生新的列向量和擴(kuò)展新的TS和ETS；步驟S8結(jié)束。
在圖2中，其中，矩陣列向量集合TS為一個(gè)一組列向量的集合，如果所構(gòu)造的卷積碼可寫作(n，n-1，m，3)，那么集合中向量元素的個(gè)數(shù)等于掃描鏈的個(gè)數(shù)，集合中每個(gè)列向量元素含m位，m為約束長度，也就是需要連接到異或門樹電路上的掃描鏈最后掃描單元的最大可能階數(shù)。ETS是一個(gè)擴(kuò)展列向量集合，和TS不同的是該向量集比TS所含元素多，在ETS中，如果存在一個(gè)列向量，那么和該列向量等價(jià)的所有列向量必在ETS中。ETS的目的在于提供一個(gè)所有已選列向量及他們所有等價(jià)列向量的完全集合，以后隨機(jī)產(chǎn)生一個(gè)新向量后就只需要判斷該向量是否在ETS中，就可以知道它是否和已選擇的列向量是否等價(jià)。
圖3給出了一個(gè)列數(shù)為6，行數(shù)為5的基本校驗(yàn)矩陣示例。該校驗(yàn)矩陣由圖2描述的方法生成，下面介紹圖3中基本校驗(yàn)矩陣的生成過程，這樣也可了解圖2中方法的具體實(shí)施流程。
首先初始化TS和ETS。首先TS和ETS被置為空集合，且n＝6，w＝3，m＝5。
第一次產(chǎn)生列向量產(chǎn)生第一個(gè)列向量。第一個(gè)列向量V＝[11001]T，其中上標(biāo)T表示向量的轉(zhuǎn)置。因?yàn)镋TS為空，所以ETS中沒有元素和V相等，所以V將被插入TS，而ETS中將被插入所有和V等價(jià)的列向量。此時(shí)，TS和ETS分別為TS＝{[11001]T}；ETS＝{[11001]T}。此時(shí)，TS中元素的個(gè)數(shù)為1，小于n(6)。所以，循環(huán)產(chǎn)生新列向量。
第二次產(chǎn)生列向量產(chǎn)生第二個(gè)列向量。第二個(gè)列向量V＝[10101]T。此時(shí)，ETS中只有一個(gè)向量，且和V不相等。這樣，V就被插入TS中，V和所有與V等價(jià)的向量將被插入到ETS中。此時(shí)，TS和ETS分別為TS＝{[11001]T，[10101]T}；ETS＝{[11001]T，[10101]T}。此時(shí)，TS中元素的個(gè)數(shù)為2，小于n(6)。所以，循環(huán)產(chǎn)生新列向量。
第三次產(chǎn)生列向量產(chǎn)生第三個(gè)列向量。第三個(gè)列向量V＝
T。此時(shí)，ETS中有二個(gè)向量，且都和V不相等。這樣，V就被插入TS中，V和所有與V等價(jià)的向量將被插入到ETS中。此時(shí)，TS和ETS分別為TS＝{[11001]T，[10101]T，
T}；ETS＝{[11001]T，[10101]T，[11100]T，
T，
T}。此時(shí)，TS中元素的個(gè)數(shù)為3，小于n(6)。所以，循環(huán)產(chǎn)生新列向量。
第四次產(chǎn)生列向量產(chǎn)生第四個(gè)列向量。第四個(gè)列向量V＝[11010]T。此時(shí)，ETS中有5個(gè)向量，且都和V不相等。這樣，V就被插入TS中，V和所有與V等價(jià)的向量將被插入到ETS中。此時(shí)，TS和ETS分別為TS＝{[11001]T，[10101]T，
T，[11010]T}；ETS＝{[11001]T，[10101]T，[11100]T，
T，
T，[11010]T，
T}。此時(shí)，TS中元素的個(gè)數(shù)為4，小于n(6)。所以，循環(huán)產(chǎn)生新列向量。
第五次產(chǎn)生列向量產(chǎn)生第五個(gè)列向量。第五個(gè)列向量V＝[10011]T。此時(shí)，ETS中有7個(gè)向量，且都和V不相等。這樣，V就被插入TS中，V和所有與V等價(jià)的向量將被插入到ETS中。此時(shí)，TS和ETS分別為TS＝{[11001]T，[10101]T，
T，[11010]T，[10011]T}；ETS＝{[11001]T，[10101]T，[11100]T，
T，
T，[11010]T，
T，[10011]T}。此時(shí)，TS中元素的個(gè)數(shù)為5，小于n(6)。所以，循環(huán)產(chǎn)生新列向量。
第六次產(chǎn)生列向量產(chǎn)生第六個(gè)列向量。第六個(gè)列向量V＝[10110]T。此時(shí)，ETS中有8個(gè)向量，且都和V不相等。這樣，V就被插入TS中，V和所有與V等價(jià)的向量將被插入到ETS中。此時(shí)，TS和ETS分別為TS＝{[11001]T，[10101]T，
T，[11010]T，[10011]T，[10110]T}；ETS＝{[11001]T，[10101]T，[11100]T，
T，
T，[11010]T，
T，[10011]T，[10110]T，
T}。此時(shí)，TS中元素的個(gè)數(shù)為6，等于n(6)。所以，不再產(chǎn)生新的列向量。
結(jié)束生成的基本校驗(yàn)矩陣的列向量集合為TS＝{[11001]T，[10101]T，
T，[11010]T，[10011]T，[10110]T}。該示例中，生成的TS寫成矩陣的形式即為圖3所述的矩陣。
生成了基本校驗(yàn)矩陣，需要根據(jù)基本校驗(yàn)矩陣生成測(cè)試響應(yīng)壓縮電路。壓縮電路是由若干個(gè)異或門構(gòu)成的，這些若干個(gè)異或門構(gòu)成一個(gè)異或門樹電路，實(shí)際上也是一個(gè)奇偶校驗(yàn)電路。然而，本發(fā)明提出的異或門樹電路的創(chuàng)新之處在于對(duì)同掃描狀態(tài)進(jìn)行多步計(jì)算來避免一些錯(cuò)誤位的混淆情況。所以，本發(fā)明中，異或門樹電路的設(shè)計(jì)的關(guān)鍵在于確定掃描鏈中那些掃描單元的輸出需要連接到異或門樹電路上進(jìn)行壓縮。確定的方式參考發(fā)明前述文中。圖4給出了一個(gè)根據(jù)圖3中的基本校驗(yàn)矩陣生成的異或壓縮網(wǎng)絡(luò)。下面結(jié)合圖3，介紹圖4中異或門樹電路的生成過程
第一步確定最大可能連接到異或門樹電路上的各掃描鏈最后掃描單元個(gè)數(shù)為5。
第二步每一條掃描鏈最后5個(gè)掃描單元響應(yīng)對(duì)應(yīng)于基本校驗(yàn)矩陣的一列中的5個(gè)元素。
第三步第一條掃描鏈對(duì)應(yīng)于圖3矩陣中第一列，第一列為[11001]T，也就是說從第一條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第1個(gè)，第2個(gè)和第5個(gè)掃描單元需要連接到異或門樹電路上。
第二條掃描鏈對(duì)應(yīng)于圖3矩陣中第二列，第二列為[10101]T，也就是說從第二條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第1個(gè)，第3個(gè)和第5個(gè)掃描單元需要連接到異或門樹電路上。
第三條掃描鏈對(duì)應(yīng)于圖3矩陣中第三列，第三列為
T，也就是說從第三條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第2個(gè)，第3個(gè)和第4個(gè)掃描單元需要連接到異或門樹電路上。
第四條掃描鏈對(duì)應(yīng)于圖3矩陣中第四列，第四列為[11010]T，也就是說從第四條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第1個(gè)，第2個(gè)和第4個(gè)掃描單元需要連接到異或門樹電路上。
第五條掃描鏈對(duì)應(yīng)于圖3矩陣中第五列，第五列為[10011]T，也就是說從第五條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第1個(gè)，第4個(gè)和第5個(gè)掃描單元需要連接到異或門樹電路上。
第六條掃描鏈對(duì)應(yīng)于圖3矩陣中第六列，第六列為[10110]T，也就是說從第六條掃描鏈倒數(shù)第5個(gè)單元開始計(jì)數(shù)，第1個(gè)，第3個(gè)和第4個(gè)掃描單元需要連接到異或門樹電路上。
所有這些需要連接到異或門樹電路上的掃描單元連接到異或門樹電路上，經(jīng)過異或門樹電路計(jì)算后，產(chǎn)生單輸出壓縮結(jié)果，如圖4所述。測(cè)試向量壓縮電路，該壓縮電路由若干個(gè)異或門組成，這些異或門組成一個(gè)多輸入單輸出的異或門樹電路。
測(cè)試壓縮電路由m個(gè)掃描鏈和一個(gè)異或門樹組成，每個(gè)掃描鏈由多個(gè)掃描單元串連連接，各個(gè)串連掃描鏈分級(jí)連接到多輸入異或門上，多輸入異或門經(jīng)過串接后再輸出到一個(gè)單輸出上。
本發(fā)明中，由于所設(shè)計(jì)的是單輸出壓縮電路，所以具有壓縮率高的特點(diǎn)。應(yīng)用本發(fā)明中提出的壓縮電路后，全掃描設(shè)計(jì)能夠增加2倍掃描鏈，這就縮短了掃描鏈的長度，也就減少了測(cè)試時(shí)間。同時(shí)針對(duì)掃描測(cè)試中容易出現(xiàn)的故障模型進(jìn)行特殊的設(shè)計(jì)，保證沒有誤判情況。而且該壓縮電路還提供處理不確定位的能力。
權(quán)利要求
1.一種卷積碼編碼方法，該編碼方法特征在于，所設(shè)計(jì)的卷積碼的碼率為n/1，距離為3，其中，n是輸出碼字的長度，所設(shè)計(jì)的測(cè)試響應(yīng)壓縮電路是基于卷積碼基本校驗(yàn)矩陣實(shí)現(xiàn)的。
2.根據(jù)權(quán)利要求1的卷積碼編碼方法，其特征在于，基本校驗(yàn)矩陣滿足下列三個(gè)規(guī)則1)基本校驗(yàn)矩陣中，任意兩列是不等價(jià)的；2)基本校驗(yàn)矩陣中，每一列的重量為奇數(shù)；3)基本校驗(yàn)矩陣中，每一列的重量均相等。
3.根據(jù)權(quán)利要求2的卷積碼編碼方法，其特征在于，三個(gè)規(guī)則，實(shí)現(xiàn)方法可由下列八個(gè)步驟組成步驟S1開始；步驟S2初始化基本矩陣列向量集合TS，擴(kuò)展基本校驗(yàn)矩陣列向量集合ETS；步驟S3隨機(jī)產(chǎn)生一個(gè)k位的行向量V，向量V含有w個(gè)1；步驟S4判斷是否ETS中有向量和V相等，如果有則轉(zhuǎn)入步驟S5，否則轉(zhuǎn)入步驟S7；步驟S5將V加入到TS中；步驟S6將V加入到ETS中，并根據(jù)等價(jià)概念生成所有與V等價(jià)的向量，將這些向量加入到ETS中；步驟S7判斷TS中得列向量元素個(gè)數(shù)是否小于n，如果列向量個(gè)數(shù)小于或等于n，則轉(zhuǎn)入步驟S3，否則轉(zhuǎn)入步驟S7；步驟S8結(jié)束。
4.一種測(cè)試向量壓縮電路，其特征在于，該壓縮電路由若干個(gè)異或門組成，這些異或門組成一個(gè)多輸入單輸出的異或門樹電路。
5.根據(jù)權(quán)利要求4中的測(cè)試向量壓縮電路，其特征在于，異或門樹電路，是符合權(quán)利要求2中提出的三個(gè)規(guī)則的基本校驗(yàn)矩陣的實(shí)現(xiàn)，從基本校驗(yàn)矩陣到異或門樹電路的規(guī)則為(1)每一條掃描鏈最后m個(gè)掃描單元相應(yīng)對(duì)應(yīng)于基本校驗(yàn)矩陣H的一列中的m個(gè)元素；(2)掃描鏈單元和異或門樹電路輸入的連接關(guān)系如果基本校驗(yàn)矩陣中，某一列中某元素對(duì)應(yīng)的值為1，則該元素對(duì)應(yīng)的掃描單元的輸出將被連接到異或門樹電路的輸入上；其中，m為符合權(quán)利要求2中兩個(gè)設(shè)計(jì)規(guī)則的卷積碼的約束長度。
6.根據(jù)權(quán)利要求4中的測(cè)試向量壓縮電路，其特征在于，由m個(gè)掃描鏈和一個(gè)異或門樹組成，每個(gè)掃描鏈由多個(gè)掃描單元串連連接，各個(gè)串連掃描鏈分級(jí)連接到多輸入異或門上，多輸入異或門經(jīng)過串接后再輸出到一個(gè)單輸出上。
全文摘要
本發(fā)明涉及卷積編碼設(shè)計(jì)和芯片可測(cè)性設(shè)計(jì)中的測(cè)試響應(yīng)壓縮電路。首先提出一種碼率為n/l，距離為3的卷積碼。根據(jù)該卷積碼的基本校驗(yàn)矩陣可得到一種單輸出時(shí)序壓縮電路。當(dāng)卷積碼基本校驗(yàn)矩陣符合三個(gè)規(guī)則時(shí)，所設(shè)計(jì)的卷積碼的距離就為3。符合這三個(gè)規(guī)則的基本校驗(yàn)矩陣可用一個(gè)自動(dòng)方法實(shí)現(xiàn)，該方法分為8個(gè)步驟。卷積碼到測(cè)試響應(yīng)壓縮電路的映射有三個(gè)規(guī)則，這三個(gè)規(guī)則均可用程序自動(dòng)實(shí)現(xiàn)。本發(fā)明實(shí)現(xiàn)的是單輸出壓縮電路，所以具有壓縮率高的特點(diǎn)。應(yīng)用本發(fā)明壓縮電路的全掃描設(shè)計(jì)，能夠縮短掃描鏈長度，減少測(cè)試時(shí)間。
文檔編號(hào)G01R31/28GK1584617SQ20041004598
公開日2005年2月23日 申請(qǐng)日期2004年5月27日 優(yōu)先權(quán)日2004年5月27日
發(fā)明者韓銀和, 李曉維 申請(qǐng)人:中國科學(xué)院計(jì)算技術(shù)研究所