技術(shù)編號(hào)：5948509
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及微電子半導(dǎo)體，特別涉及一種用于測(cè)量大規(guī)模陣列器件特性的電路。背景技術(shù)器件縮小到納米尺度之后，一系列非理想的エ藝條件將導(dǎo)致器件參數(shù)(如溝道長(zhǎng)度、柵氧化層厚度和溝道摻雜濃度等)偏離其設(shè)定值，從而影響器件的特性(如閾值電壓、亞閾值斜率、開關(guān)態(tài)電流等)。大量単獨(dú)器件的特性的測(cè)量需要大量的PAD (接ロ)，耗費(fèi)大量的面積，而且不能 忽略PAD對(duì)器件特性的影響。將大量器件組成陣列，可以減少PAD的使用，節(jié)省面積，而且可以排除PAD的影響(因?yàn)镻AD對(duì)每個(gè)器件...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。