技術(shù)編號：5861980
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及用于對復(fù)雜IC的設(shè)計(jì)進(jìn)行校驗(yàn)的方法和裝置，更具體地說，涉及用于無須使用邏輯模擬，通過以高速度和低成本使用基于事件的測試系統(tǒng)，對復(fù)雜IC(諸如系統(tǒng)芯片SoC)的設(shè)計(jì)進(jìn)行評估和校驗(yàn)(validation)的方法和裝置。背景技術(shù) 目前，VLSI設(shè)計(jì)使用高級描述語言，諸如Verilog和VHDL以塊和子塊進(jìn)行描述。然后，使用Verilog/VHDL邏輯模擬器，以行為級和門級對這些Verilog/VHDL設(shè)計(jì)進(jìn)行模擬。這種設(shè)計(jì)環(huán)境稱為電子設(shè)計(jì)自動化(EDA...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。