專利名稱：一種基于fpga的多波形信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
:本實(shí)用新型涉及一種信號(hào)發(fā)生器，具體來(lái)說(shuō)為一種基于FPGA的多波形信號(hào)發(fā)生器。
技術(shù)背景:隨著現(xiàn)代電子技術(shù)和大規(guī)模集成電路的發(fā)展，DDS技術(shù)是一種新穎的頻率合成技術(shù)，并得到了飛速的發(fā)展，已成為最重要的頻率合成技術(shù)，其具有易于控制、相位連續(xù)、輸出頻率穩(wěn)定度高、頻率轉(zhuǎn)換速度快和分辨率高等優(yōu)點(diǎn)。SOPC (system on a programmablechip)片上可編程系統(tǒng)是一種靈活、高效的SOC解決方案，它具有雙重含義，首先是片上系統(tǒng)，有單個(gè)芯片完成整個(gè)系統(tǒng)的主要的邏輯功能，其次他是可編程的系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具有軟硬件在系統(tǒng)可編程的功能。通過(guò)NiosII嵌入式系統(tǒng)實(shí)現(xiàn)S0PC，設(shè)計(jì)一種基于FPGA的多波形發(fā)生器，可以輸出正弦、余弦、方波、三角波和鋸齒波等常見(jiàn)波形，同時(shí)可以完成AM調(diào)制、FM調(diào)制、FSK調(diào)制等多種調(diào)制信號(hào)，具有很強(qiáng)的實(shí)用價(jià)值。
發(fā)明內(nèi)容:針對(duì)上述現(xiàn)有技術(shù)存在的問(wèn)題，本實(shí)用新型提供一種基于FPGA的多波形信號(hào)發(fā)生器。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是:一種基于FPGA的多波形信號(hào)發(fā)生器，包括FPGA、觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口，F(xiàn)PGA中配置NiosII軟核CPU、信號(hào)發(fā)生模塊和相關(guān)的接口控制邏輯電路，所述觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口均與FPGA相連，F(xiàn)PGA通過(guò)JTAG接口和PC機(jī)連接，F(xiàn)PGA通過(guò)D/A轉(zhuǎn)換器后波形輸出。作為優(yōu)選，觸摸屏顯示和輸入模塊為TFT液晶觸摸屏，負(fù)責(zé)界面顯示和外部輸入控制。作為優(yōu)選，片外存儲(chǔ)模塊為SDRAM存儲(chǔ)器。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于:采用DDS技術(shù)，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相伴連續(xù)性、正交輸出、高分辨率及集成化的性能方面較好，同時(shí)基于NiosII的SOPC系統(tǒng)可以根據(jù)用戶需要自由定制CPU及其個(gè)性，具有較強(qiáng)的靈活性和通用性。

:圖1為本實(shí)用新型所述一種基于FPGA的多波形信號(hào)發(fā)生器的結(jié)構(gòu)示意圖。
具體實(shí)施方式
:
以下結(jié)合附圖對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。作為本實(shí)用新型的一種實(shí)施方式，參閱圖1，本實(shí)用新型包括FPGA、觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口，F(xiàn)PGA中配置NiosII軟核CPU、信號(hào)發(fā)生模塊和相關(guān)的接口控制邏輯電路，所述觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口均與FPGA相連，F(xiàn)PGA通過(guò)JTAG接口和PC機(jī)連接，F(xiàn)PGA通過(guò)D/A轉(zhuǎn)換器后波形輸出。觸摸屏顯示和輸入模塊為TFT液晶觸摸屏，負(fù)責(zé)界面顯示和外部輸入控制。片外存儲(chǔ)模塊為SDRAM存儲(chǔ)器。使用時(shí),在PC機(jī)中用集成于Matlab中的DSPBuilder工具在Simulink環(huán)境下通過(guò)模塊編程實(shí)現(xiàn)多波信號(hào)的產(chǎn)生，并配置到FPGA中，合成正弦、余弦、方波、三角波和鋸齒波等常見(jiàn)波形，同時(shí)可以完成AM調(diào)制、FM調(diào)制、FSK調(diào)制等多種調(diào)制信號(hào)，D/A轉(zhuǎn)換器完成數(shù)字輸出轉(zhuǎn)換為模擬輸出、放大和幅度控制的功能，在PC機(jī)中通過(guò)Matlab編程實(shí)現(xiàn)，完成用戶界面、編輯產(chǎn)生波形數(shù)據(jù)、頻率控制和與片上系統(tǒng)通訊等功能。所述FPGA中配置NiosII軟核通過(guò)SOPC Builder中調(diào)用IP庫(kù)組建實(shí)現(xiàn)，主要由NiosII CPU、SDRAM控制器、通用10、EPCS控制器、system ID、JTAG UART，與外部鏈接的端口主要五個(gè)部分，分別是系統(tǒng)時(shí)鐘與復(fù)位、TFT LCD控制信號(hào)線、觸摸屏控制信號(hào)線、SDRAM接口控制線、序列信號(hào)發(fā)生器控制信號(hào)線等，構(gòu)成了整個(gè)系統(tǒng)的軟件底層硬件平臺(tái)部分，系統(tǒng)時(shí)鐘100MHZ。所述D/A轉(zhuǎn)換器主要由D/A轉(zhuǎn)換、濾波、幅值調(diào)節(jié)和電源模塊組成采用AD9764芯片，是一種高性能、低功耗14位分辨率的數(shù)模轉(zhuǎn)換器，支持最高125MSPS的更新速率，具有靈活的單電源工作和低功耗特性，采用先進(jìn)的CMOS工藝制造，分段電流源架構(gòu)與專有開(kāi)關(guān)技術(shù)相結(jié)合，可減小雜散分量，并增強(qiáng)了動(dòng)態(tài)性能。盡管已經(jīng)結(jié)合當(dāng)前認(rèn)作是一個(gè)最為實(shí)用和優(yōu)選的實(shí)施例來(lái)描述了本實(shí)用新型，但應(yīng)當(dāng)理解，本實(shí)用新型不限于所公開(kāi)的實(shí)施例，而相反是旨在涵蓋包括在所附權(quán)利要求的精神和范圍內(nèi)的多種修改和同等布置。
權(quán)利要求1.一種基于FPGA的多波形信號(hào)發(fā)生器,包括FPGA、觸摸屏顯不和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口，所述FPGA中配置NiosII軟核CPU、信號(hào)發(fā)生模塊和相關(guān)的接口控制邏輯電路，所述觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口均與FPGA相連，F(xiàn)PGA通過(guò)JTAG接口和PC機(jī)連接，F(xiàn)PGA通過(guò)D/A轉(zhuǎn)換器后波形輸出。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的多波形信號(hào)發(fā)生器，其特征在于:所述觸摸屏顯示和輸入模塊為TFT液晶觸摸屏，負(fù)責(zé)界面顯示和外部輸入控制。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA的多波形信號(hào)發(fā)生器，其特征在于:所述片外存儲(chǔ)模塊為SDRAM存儲(chǔ)器。
專利摘要本實(shí)用新型涉及一種基于FPGA的多波形信號(hào)發(fā)生器，包括FPGA、觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口，F(xiàn)PGA中配置NiosII軟核CPU、信號(hào)發(fā)生模塊和相關(guān)的接口控制邏輯電路，所述觸摸屏顯示和輸入模塊、片外存儲(chǔ)模塊、D/A轉(zhuǎn)換器和JTAG接口均與FPGA相連，F(xiàn)PGA通過(guò)JTAG接口和PC機(jī)連接，F(xiàn)PGA通過(guò)D/A轉(zhuǎn)換器后波形輸出。本實(shí)用新型采用DDS技術(shù)，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相伴連續(xù)性、正交輸出、高分辨率及集成化的性能方面較好，同時(shí)基于NiosII的SOPC系統(tǒng)可以根據(jù)用戶需要自由定制CPU及其個(gè)性，具有較強(qiáng)的靈活性和通用性。
文檔編號(hào)G05B19/042GK203054516SQ201320052639
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年1月30日 優(yōu)先權(quán)日2013年1月30日
發(fā)明者盧超 申請(qǐng)人:陜西理工學(xué)院