多通道波形信號(hào)發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子測(cè)試技術(shù)領(lǐng)域，尤其涉及一種多通道波形信號(hào)發(fā)生器。
【背景技術(shù)】
[0002]波形信號(hào)發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號(hào)的設(shè)備。在測(cè)量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時(shí)，用作測(cè)試的信號(hào)源或激勵(lì)源。
[0003]在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下技術(shù)問題:
在電壓輸出幅度范圍和信號(hào)精度都要求比較高的場(chǎng)合，例如震動(dòng)監(jiān)測(cè)或超聲檢測(cè)時(shí)，現(xiàn)有波形信號(hào)發(fā)生器存在著信號(hào)電壓幅度固定以及信號(hào)精度不高的缺陷。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種多通道波形信號(hào)發(fā)生器，其能夠?qū)崿F(xiàn)波形信號(hào)產(chǎn)生通道多，以及能夠同時(shí)產(chǎn)生不同電壓幅度范圍、不同種類的、不同相位的波形信號(hào)，以方便滿足各種測(cè)試系統(tǒng)的測(cè)試需求。
[0005]本發(fā)明提供一種多通道波形信號(hào)發(fā)生器，所述信號(hào)發(fā)生器包括可編程邏輯陣列FPGA、存儲(chǔ)器和至少一個(gè)數(shù)模轉(zhuǎn)換器和至少一個(gè)放大器，其中，
所述可編程邏輯陣列FPGA，用于接收上位機(jī)發(fā)送的待處理數(shù)據(jù)，將所述待處理數(shù)據(jù)發(fā)送給所述存儲(chǔ)器進(jìn)行存儲(chǔ)，并在所述待處理數(shù)據(jù)存儲(chǔ)完成后向所述上位機(jī)發(fā)送用于指示所述存儲(chǔ)器已完成所述待處理數(shù)據(jù)存儲(chǔ)的反饋命令；以及用于接收所述上位機(jī)發(fā)送的數(shù)據(jù)控制命令，根據(jù)所述數(shù)據(jù)控制命令，并基于所述存儲(chǔ)器中存儲(chǔ)的所述待處理數(shù)據(jù)產(chǎn)生相應(yīng)的波形信號(hào)，并將所述相應(yīng)的波形信號(hào)發(fā)送給對(duì)應(yīng)的數(shù)模轉(zhuǎn)換器；
所述數(shù)模轉(zhuǎn)換器，用于對(duì)接收到的所述相應(yīng)的波形信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，得到相應(yīng)的模擬波形信號(hào)，并將所述模擬波形信號(hào)發(fā)送給相應(yīng)的放大器；
所述放大器，用于放大所述模擬波形信號(hào)進(jìn)行，并輸出放大后的相應(yīng)模擬波形信號(hào)；
所述數(shù)據(jù)控制命令包括通道選通命令、波形類型指示命令、產(chǎn)生波形的開始命令和結(jié)束命令和通道延時(shí)指示命令，其中，所述通道選通命令，用于選通對(duì)應(yīng)的信號(hào)輸出通道，所述對(duì)應(yīng)的信號(hào)輸出通道由數(shù)模轉(zhuǎn)換器和放大器構(gòu)成，所述波形類型指示命令，用于指示所述對(duì)應(yīng)的信號(hào)輸出通道所產(chǎn)生的波形類型；所述通道延時(shí)指示信息，用于指示每個(gè)選通通道所產(chǎn)生波形之間的延時(shí)。
[0006]本發(fā)明提供的多通道波形信號(hào)發(fā)生器，所述信號(hào)發(fā)生器包括可編程邏輯陣列FPGA、存儲(chǔ)器和至少一個(gè)數(shù)模轉(zhuǎn)換器和至少一個(gè)放大器，其中，所述可編程邏輯陣列FPGA，用于接收上位機(jī)發(fā)送的待處理數(shù)據(jù)，將所述待處理數(shù)據(jù)發(fā)送給所述存儲(chǔ)器進(jìn)行存儲(chǔ)，并在所述待處理數(shù)據(jù)存儲(chǔ)完成后向所述上位機(jī)發(fā)送用于指示所述存儲(chǔ)器已完成所述待處理數(shù)據(jù)存儲(chǔ)的反饋命令；以及用于接收所述上位機(jī)發(fā)送的數(shù)據(jù)控制命令，根據(jù)所述數(shù)據(jù)控制命令，并基于所述存儲(chǔ)器中存儲(chǔ)的所述待處理數(shù)據(jù)產(chǎn)生相應(yīng)的波形信號(hào)，并所述相應(yīng)的波形信號(hào)發(fā)送給對(duì)應(yīng)的數(shù)模轉(zhuǎn)換器；所述數(shù)模轉(zhuǎn)換器，用于對(duì)接收到所述相應(yīng)的波形信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，得到相應(yīng)的模擬波形信號(hào)，并將所述模擬波形信號(hào)發(fā)送給相應(yīng)的放大器；所述放大器，用于放大所述模擬波形信號(hào)進(jìn)行，并輸出放大后的相應(yīng)模擬波形信號(hào)。與現(xiàn)有技術(shù)相比，其能夠?qū)崿F(xiàn)波形信號(hào)產(chǎn)生通道多，以及能夠同時(shí)產(chǎn)生不同電壓幅度范圍、不同種類的、不同相位的波形信號(hào)，以方便滿足各種測(cè)試系統(tǒng)的測(cè)試需求。
【附圖說明】
[0007]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0008]圖1為本發(fā)明多通道波形信號(hào)發(fā)生器一實(shí)施例的結(jié)構(gòu)示意圖；
圖2為本發(fā)明多通道波形信號(hào)發(fā)生器另一實(shí)施例的結(jié)構(gòu)示意圖；
圖3為本發(fā)明多通道波形信號(hào)發(fā)生器另一實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0009]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0010]如圖1所示，本發(fā)明實(shí)施例提供一種多通道波形信號(hào)發(fā)生器，其包括可編程邏輯陣列FPGAl、存儲(chǔ)器2和至少一個(gè)數(shù)模轉(zhuǎn)換器3和至少一個(gè)放大器4。
[0011]上位機(jī)5向所述可編程邏輯陣列FPGAl發(fā)送待處理數(shù)據(jù)；所述可編程邏輯陣列FPGAl將所述待處理數(shù)據(jù)發(fā)送給所述存儲(chǔ)器2進(jìn)行存儲(chǔ)，并在所述待處理數(shù)據(jù)存儲(chǔ)完成后向所述上位機(jī)5發(fā)送用于指示所述存儲(chǔ)器已完成所述待處理數(shù)據(jù)存儲(chǔ)的反饋命令；所述上位機(jī)5在接收到所述反饋命令后，向所述可編程邏輯陣列FPGAl發(fā)送數(shù)據(jù)控制命令；所述可編程邏輯陣列FPGAl根據(jù)所述數(shù)據(jù)控制命令，并基于所述存儲(chǔ)器2中存儲(chǔ)的所述待處理數(shù)據(jù)產(chǎn)生相應(yīng)的波形信號(hào)，并所述相應(yīng)的波形信號(hào)發(fā)送給對(duì)應(yīng)的數(shù)模轉(zhuǎn)換器3。
[0012]所述數(shù)模轉(zhuǎn)換器3，對(duì)接收到所述相應(yīng)的波形信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，得到相應(yīng)的模擬波形信號(hào)，并將所述模擬波形信號(hào)發(fā)送給相應(yīng)的放大器4。
[0013]所述放大器4，放大所述模擬波形信號(hào)進(jìn)行，并輸出放大后的相應(yīng)模擬波形信號(hào)。
[0014]所述數(shù)據(jù)控制命令包括通道選通命令、波形類型指示命令、產(chǎn)生波形的開始命令和結(jié)束命令和通道延時(shí)指示命令，其中，所述通道選通命令，用于選通對(duì)應(yīng)的信號(hào)輸出通道，所述對(duì)應(yīng)的信號(hào)輸出通道由數(shù)模轉(zhuǎn)換器和放大器構(gòu)成，所述波形類型指示命令，用于指示所述對(duì)應(yīng)的信號(hào)輸出通道所產(chǎn)生的波形類型；所述通道延時(shí)指示信息，用于指示每個(gè)選通通道所產(chǎn)生波形之間的延時(shí)。
[0015]本發(fā)明提供的多通道波形信號(hào)發(fā)生器，與現(xiàn)有技術(shù)相比，其能夠?qū)崿F(xiàn)波形信號(hào)產(chǎn)生通道多，以及能夠同時(shí)產(chǎn)生不同電壓幅度范圍、不同種類的、不同相位的波形信號(hào)，以方便滿足各種測(cè)試系統(tǒng)的測(cè)試需求。
[0016]如圖2所示，本發(fā)明實(shí)施例提供一種多通道波形信號(hào)發(fā)生器，其包括可編程邏輯陣列FPGAl、存儲(chǔ)器2和至少一個(gè)數(shù)模轉(zhuǎn)換器3和至少一個(gè)放大器4。
[0017]上位機(jī)5向所述可編程邏輯陣列FPGAl發(fā)送待處理數(shù)據(jù)；所述可編程邏輯陣列FPGAl將所述待處理數(shù)據(jù)發(fā)送給所述存儲(chǔ)器2進(jìn)行存儲(chǔ)，并在所述待處理數(shù)據(jù)存儲(chǔ)完成后向所述上位機(jī)5發(fā)送用于指示所述存儲(chǔ)器已完成所述待處理數(shù)據(jù)存儲(chǔ)的反饋命令；所述上位機(jī)5在接收到所述反饋命令后，向所述可編程邏輯陣列FPGAl發(fā)送數(shù)據(jù)控制命令；所述可編程邏輯陣列FPGAl根據(jù)所述數(shù)據(jù)控制命令，并基于所述存儲(chǔ)器2中存儲(chǔ)的所述待處理數(shù)據(jù)產(chǎn)生相應(yīng)的波形信號(hào)，并將所述相應(yīng)的波形信號(hào)發(fā)送給對(duì)應(yīng)的數(shù)模轉(zhuǎn)換器3。
[0018]所述數(shù)模轉(zhuǎn)換器3，對(duì)接收到所述相應(yīng)的波形信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，得到相應(yīng)的模