技術編號：40396694
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本申請涉及數(shù)據(jù)處理，具體涉及硅中介層走線方式確定方法、裝置、電子設備和存儲介質(zhì)。背景技術、高性能的計算系統(tǒng)需要高速大帶寬的高帶寬存儲（hbm）內(nèi)存和dd互聯(lián)的支持，而把硅基板當作中間基板（cowos-s）先進封裝采用硅中介層（silicon-interposer）來進行hbm、dd等接口的高速互聯(lián)。為了保證良好的信號完整性（si）性能，這種并行高速走線除了考慮走線損耗，還需要考慮走線間串擾的影響，通常情況下，走線的優(yōu)化會處于損耗和串擾的矛盾之中，因此如何找到最優(yōu)的走線方式至關重要。、相關...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。