技術(shù)編號：40322341
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及fpga原型驗證，尤其涉及一種fpga原型驗證的dram降速器、數(shù)據(jù)寫入和讀取方法。背景技術(shù)、在芯片設(shè)計行業(yè)，設(shè)計完成的芯片流片一次的成本非常高昂，在流片之前必須盡量驗證其代碼功能完備，消除其前端邏輯rtl(register?transfer?level)設(shè)計及架構(gòu)設(shè)計中的所有錯誤，并且能夠支持驅(qū)動軟件和應(yīng)用軟件在芯片流片之前進(jìn)行測試。使用fpga原型驗證平臺是現(xiàn)在芯片驗證最為先進(jìn)的方法。fpga原型驗證平臺可以以接近實際芯片的工作速度運行整顆芯片的各項功能，相較于軟件仿真工作的速度...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。