技術編號：3248922
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及對半導體晶片等被處理基板進行成膜等處理的基板處 理裝置、對其腔室內(nèi)進行調(diào)節(jié)時能夠利用的程序、存儲有該程序的存 儲介質(zhì)和決定是否需要調(diào)節(jié)的方法。背景技術在半導體集成電路的制造過程中，為了在作為被處理基板的半導 體晶片表面形成配線圖形或者埋入配線間的連接用的凹部，堆積例如W (鴿)、WSi (硅化鉤)、Ti (鈦)、TiN (氮化鈦)、TiSi (硅化鈦)、 Cu (銅)、Ta205 (氧化鉭)等金屬或者金屬化合物而形成薄膜。例如，在使用WF6氣體作...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。