專利名稱：低壓差穩(wěn)壓器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子線路，更具體地，涉及一種低壓差穩(wěn)壓器(low-dropout voltage regulator)及其操作方法。
背景技術(shù)：
低壓差(LDO， low-dropout)穩(wěn)壓器通常用于饋電設(shè)備(powerfeeding equipment)中，以提供調(diào)整的電壓。這種LDO穩(wěn)壓器由集成電路構(gòu)成，可用于各種電子產(chǎn)品 中。包含在LD0穩(wěn)壓器中的一些或全部元件可以與標(biāo)準(zhǔn)的數(shù)字CMOS技術(shù)相兼容。
在專利號為6， 046， 577、題為"L0W-DR0P0UT V0LTAGEREGULAT0R INCORPORATING A CURRENT EFFICIIENTTRANSIENT RESPONSE BOOST CIRCUIT"的美國專禾U，專利 申請?zhí)枮?007/0241728、題為"LOW-DROPOUT VOLTAGEREGULATOR WITH A VOLTAGE SLEW RATE EFFICEINTTRANSIENT RESPONSE BOSST CIRCUIT"美國專禾U，專利號為 6,710,583禾P 6,304,31、 題為"LOW DROPOUT VOLTAGEREGULATOR WITH NON-MILLER FREQUENCYCOMPENSATION"美國專利中披露了傳統(tǒng)的LDO穩(wěn)壓器的結(jié)構(gòu)。
根據(jù)上文中披露的LDO穩(wěn)壓器，在隨時間變化的負載電流環(huán)境下通過使用誤差放 大器消除了環(huán)路。然而，通過僅使用誤差放大器來改善輸出電壓的瞬時響應(yīng)具有局限性，從 而以上傳統(tǒng)的LDO穩(wěn)壓器應(yīng)具有良好的穩(wěn)定輸出電壓的轉(zhuǎn)換速率(slew rate)。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種低壓差穩(wěn)壓器及其操作方法。 本發(fā)明實施例涉及一種低壓差穩(wěn)壓器及其操作方法，該低壓差穩(wěn)壓器增強了輸出 電壓的轉(zhuǎn)換速率。 根據(jù)本發(fā)明實施例，低壓差(LDO)穩(wěn)壓器可以包括以下至少一個誤差放大器，比 較參考電壓與輸出電壓的反饋電壓，然后基于比較結(jié)果輸出誤差信號，該誤差放大器由輸 入電壓偏置；第一MOS晶體管，具有連接到誤差信號的柵極、電連接到輸入電壓的源極和電 連接到輸出電壓的漏極；分壓器，將輸出電壓的預(yù)定部分作為反饋信號反饋到誤差放大器； 以及電平限制器(level limiter)，在負載電流改變時，限制輸出電壓的電平以免輸出電壓 的電平的改變超過和低于偏置電壓。 根據(jù)本發(fā)明實施例，低壓差(LDO)穩(wěn)壓器可以包括以下至少一個包括多個晶體 管的誤差放大器，比較參考電壓與輸出電壓的反饋電壓，并基于比較結(jié)果輸出誤差信號，該 誤差放大器由輸入電壓偏置；第一MOS晶體管，具有電連接到誤差信號的柵極、電連接到輸 入電壓的源極和電連接到輸出電壓的漏極；分壓器，將輸出電壓的預(yù)定部分作為反饋信號 傳輸?shù)秸`差放大器，該分壓器包括以串聯(lián)方式電連接在輸出電壓和地之間的第一電阻和第二電阻；以及電平限制器(level limiter)，當(dāng)負載電流改變時，限制輸出電壓的電平以免 輸出電壓的電平的改變超過和低于偏置電壓。 根據(jù)本發(fā)明實施例，一種操作LDO穩(wěn)壓器的方法可以包括以下至少一步合成參
考電壓和偏置電壓；以及通過比較輸出電壓的反饋部分和合成的結(jié)果，在負載電流改變時
限制輸出電壓的電平以免輸出電壓的電平的改變超過和低于偏置電壓。 根據(jù)本發(fā)明實施例，可以僅另外地提供預(yù)定數(shù)量的比較器和MOS晶體管型開關(guān)。
結(jié)果，本發(fā)明實施例可以增強調(diào)整的輸出電壓的轉(zhuǎn)換速率并且可以降低待機電耗。


實例圖1示出了一種根據(jù)本發(fā)明實施例的低壓差(LDO)穩(wěn)壓器。 實例圖2示出了一種根據(jù)本發(fā)明的實施例的圖1中所示出的誤差放大器和電平限
制器(level limiter)。 實例圖3示出了一種根據(jù)本發(fā)明的實施例的操作LDO穩(wěn)壓器的方法。
實例圖4示出了一種根據(jù)本發(fā)明的實施例的操作LDO穩(wěn)壓器的方法。
具體實施例方式
在實例圖1中，根據(jù)本發(fā)明的實施例的LD0穩(wěn)壓器包括參考電壓發(fā)生器100、誤 差放大器120、第一M0S晶體管(M》、電平限制器130以及分壓器140。參考電壓發(fā)生器100 電連接在輸入電壓VIN和地之間，以產(chǎn)生參考電壓VKEF。參考電壓發(fā)生器100可以是用于產(chǎn) 生參考電壓VKEF的帶隙電壓發(fā)生器(bandg即voltagegenerator)。 第一M0S晶體管M工可以包括連接到由誤差放大器120傳輸?shù)恼`差信號的柵極、連 接到輸入電壓VIN的源極以及連接到輸出電壓V。UT的漏極。對于這樣的結(jié)構(gòu)，第一M0S晶體 管M工可以是PM0S功率晶體管。作為通道器件(pass device)的第一 M0S晶體管M工的電壓 可以被稱為"壓差(drop-out)"。根據(jù)本發(fā)明實施例，壓差電壓越小是越優(yōu)選的。
誤差放大器120由輸入電壓V^偏置，誤差放大器120比較參考電壓V，與輸出電 壓V。UT的反饋電壓V吣以基于比較結(jié)果將誤差信號輸出到第一MOS晶體管M工的柵極。這 意味著，對于實例圖1中所示的穩(wěn)壓器的快速和準(zhǔn)確的操作，誤差放大器120檢測并放大 參考電壓VKEF與反饋電壓VFB之差。誤差放大器120可以是運算跨阻放大器(operational trans-impedance amplifier, OTA)。為便于理解實施例，在根據(jù)本發(fā)明實施例的LDO穩(wěn)壓 器中采用了 0TA型誤差放大器120，但并不局限于此。特別地，在實例圖2中所示的誤差放 大器120可以是可用于實施例的各種其他的類型。 如實例圖2所示，實施例可以包括在實例圖1中示出的誤差放大器120和電平限 制器130的誤差放大器120A和電平限制器130A。放大器120A可以包括多個M0S晶體管， 例如第二晶體管M^第三晶體管My第四晶體管M^第五晶體管Ms、第六晶體管Me、第七晶體 管M7、第八晶體管Ms、第九晶體管M9以及第十晶體管M,例如，第二晶體管My第三晶體管 M3、第四晶體管M^第七晶體管M7和第八晶體管M8可以配置為PM0S晶體管。另一方面，第五 晶體管Mp第六晶體管Me、第九晶體管M9以及第十晶體管M1Q可以配置為NM0S晶體管。以 下將描述每個晶體管的結(jié)構(gòu)。 第二晶體管M2包括連接到輸入電壓VIN的源極和連接到正偏置電壓的柵極。第三晶體管M3具有連接到輸入電壓VIN的源極和相互連接的柵極/漏極。第四晶體管M4具有連 接到輸入電壓VIN的源極、連接到第三晶體管M3的柵極的柵極以及連接到第一晶體管M工的 柵極的漏極。第五晶體管M5具有連接到第三晶體管M3的柵極/漏極的源極以及接地的漏 極。第六晶體管M6具有連接第四晶體管M4的漏極和第一晶體管M工的柵極兩者的源極以及 接地的漏極。 第七晶體管M7具有連接到第二晶體管M2的漏極的源極以及連接到參考電壓VKEF 的柵極。第八晶體管Ms具有連接到第二晶體管M2的漏極的源極以及連接到反饋電壓VFB的 柵極。第九晶體管M9具有連接到第七晶體管M7的漏極和第五晶體管M5的柵極兩者的源極 /柵極以及接地的漏極。第十晶體管M1Q具有連接到第八晶體管M8的漏極和第六晶體管M6 柵極的源極/柵極以及接地的漏極。 分壓器140將輸出電壓V。UT的預(yù)定的部分作為反饋電壓VFB傳輸?shù)秸`差放大器 120。分壓器140可以包括以串聯(lián)方式電連接在在輸出電壓V。uT和地之間的第一電阻Ri和 第二電阻&。第一電阻Ri和第二電阻I^之間的區(qū)域(area)對應(yīng)于反饋電壓V『
在負載電流的電平快速改變時，電平限制器130A限制輸出電壓V。UT的電平以免輸 出電壓V。uT的電平的改變超過和低于偏置電壓(offset voltage)。為此，電平限制器130A 可以包括增大限制器(increase limiter) 134A和降低限制器(decrease limiter) 132A。 負載電流指的是沿著電連接到輸出電壓V。UT的外部負載流動的電流。降低限制器132A在 負載電流增大時限制輸出電壓V。UT以免輸出電壓降低低于偏置電壓的低點V『
如圖2所示，降低限制器132A包括第一合成器34、第一開關(guān)35和第一比較器38。 第一開關(guān)35響應(yīng)于基于由第一比較器比較的結(jié)果而傳輸?shù)牡谝婚_關(guān)信號在第一 MOS晶體 管M工的柵極與地之間切換。例如，第一開關(guān)35可以是諸如第十一晶體管Mn的M0S晶體管。 第十一晶體管Mu是N型，其具有連接到從第一比較器38的輸出端產(chǎn)生的第一開關(guān)信號的 柵極、連接到第一晶體管Ml的柵極的源極以及接地的漏極。 第一合成器34合成參考電壓VKEF和偏置電壓的低點V。y并且將合成結(jié)果輸出到第 一比較器38的正輸入端(+)。第一比較器38比較第一合成器34的輸出與經(jīng)由負輸入端 (_)傳輸?shù)姆答侂妷篤^并基于比較結(jié)果將第一開關(guān)信號輸出到第一開關(guān)35。
降低限制器132A可以進一步包括第三開關(guān)37。當(dāng)誤差放大器120A操作時，第三 開關(guān)37可以在第一開關(guān)35和地之間導(dǎo)通。為此，第三開關(guān)37可以是M0S晶體管，諸如N 型第十三晶體管M13。第十三晶體管M13具有連接到第六晶體管M6和第十晶體管M1Q的柵極 的柵極、連接到第十一晶體管M11的漏極的源極以及接地的漏極。在這種情況下，第六晶體 管M6的柵極電壓被來作為控制第三開關(guān)37切換的信號。 當(dāng)負載電流減小時，增大限制器134或增大限制器134A限制輸出電壓V。UT以免其 增加超過偏置電壓的高點V。H。為此，增大限制器134A包括第二開關(guān)33、第二合成器32和 第二比較器36。第二開關(guān)33在輸入電壓V^和第一晶體管MJ勺柵極之間切換。例如，第二 開關(guān)33可以是M0S晶體管，諸如P-型第十二晶體管M12。第十二晶體管M12具有連接到輸 入電壓VIN的源極、連接到從第二比較器36輸出的第二開關(guān)信號的柵極以及連接到第一晶 體管M工的柵極的漏極。第二合成器32合成參考電壓VKEF和偏置電壓的高點V。H，并且將合 成結(jié)果輸出到第二比較器36的正輸入端(+)。 第二比較器36比較從正輸入端傳輸來的第二合成器的輸出與從負輸入端(_)傳輸來的反饋電壓V吣并且基于比較結(jié)果將第二開關(guān)信號輸出到第二開關(guān)33。根據(jù)本發(fā)明的 實施例，增大限制器134A可以進一步包括第四開關(guān)31 。第四開關(guān)31可以在輸入電壓VIN和 第二開關(guān)33之間導(dǎo)通。例如，第四開關(guān)31可以是M0S晶體管，諸如P型第十四晶體管M14。 第十四晶體管M14具有連接到第三晶體管M3和第四晶體管M4的柵極的柵極、連接到輸入電 壓VIN的源極以及連接到第十二晶體管M^的源極的漏極。在這種情況下，第四晶體管M4的 柵極電壓可以被來作為控制第十四晶體管MM切換的信號。 根據(jù)本發(fā)明的實施例，LDO穩(wěn)壓器可以被具體化為一種集成電路(IC)。
如下，將參照實例附圖描述一種根據(jù)本發(fā)明的實施例的操作LDO穩(wěn)壓器的方法。 如果實例圖1中所示的參考電壓發(fā)生器100和誤差放大器120工作不同，則根據(jù)本發(fā)明實 施例的操作LDO穩(wěn)壓器的方法是適用的。為方便起見，將在誤差放大器120和電平限制器 130為實例圖2中所示的前提下描述操作LDO穩(wěn)壓器的方法。 實例圖3是示出了操作LDO穩(wěn)壓器的方法的流程圖，而實例圖4是示出了操作LDO 穩(wěn)壓器的方法的曲線，其橫坐標(biāo)指的是"時間"，縱坐標(biāo)的左側(cè)指的是"輸出電壓(V。UT)"，右 側(cè)指的是"負載電流(I。ad)"。 以下將詳細描述誤差放大器120、120A。第三晶體管M3和第四晶體管M4形成電流 反射器，第五晶體管M5和第六晶體管M6由參考電壓VKEF偏置，以用來操作電流源第三晶體 管M3和第四晶體管M4。誤差放大器120比較反饋電壓V^和參考電壓V，。如果反饋電壓 VFB高于參考電壓，則誤差放大器120產(chǎn)生具有"高"電平的誤差信號，然后P型第一 M0S晶 體管M工關(guān)閉。如果反饋電壓VFB低于參考電壓VKEF，則誤差放大器120產(chǎn)生具有"低"電平 的誤差信號，然后P型第一 M0S晶體管M工開啟。 由于以上操作，未被調(diào)整的輸入電壓V^被改變?yōu)橐颜{(diào)整的輸出電壓V?！涸谶@種 情況下，第一合成器34合成參考電壓VKEF和偏置電壓的低點Va，第二合成器32合成參考電 壓V，和偏置電壓的高點V。h(S50)。偏置電壓的高點和低點是在設(shè)計實例圖1中所示的穩(wěn) 壓器時預(yù)置的預(yù)定值。 以下將描述電平限制器130U30A的操作。步驟S50之后，基于由第一合成器34 和第二合成器32實現(xiàn)的合成之間的比較結(jié)果判斷負載電流的電平是否變高或變低。然后， 基于判斷結(jié)果限制輸出電壓的電平，以免其增大超過了偏置電壓V。H或降低低于偏置電壓 V。JS52至S56)。以下將詳細描述步驟S52至S56。首先，第一比較器38和第二比較器36 確定負載電流是否增大或減小(S52)。為完成該步驟，第一比較器38和第二比較器36將反 饋電壓VFB和合成的結(jié)果進行比較。 如實例圖4所示，如果低電平負載電流快速增大到最大電平負載電流，則輸出電 壓V。UT受到限制以免其下降到偏置電壓的低點V。l之下(S54)。實例圖4示出了 LD0穩(wěn)壓器 70和根據(jù)本發(fā)明的實施例的LD0穩(wěn)壓器60的特性。與LD0穩(wěn)壓器70相比，根據(jù)本發(fā)明的 實施例的LD0穩(wěn)壓器60表現(xiàn)出在輸出電壓幾乎達到偏置電壓的低點Va時其再次增加。
如果反饋電壓VFB高于第一合成器34合成的電壓，則第一比較器38產(chǎn)生"高"電 平信號并且導(dǎo)通第十一 M0S晶體管Mu。結(jié)果，形成了從第一 M0S晶體管M工經(jīng)由第十一 M0S 晶體管Mu和第十三M0S晶體管M13流向地的電流通路。這里，當(dāng)誤差放大器120A被偏置 時，第十三M0S晶體管M^飽和。隨著施加到第一M0S晶體管M工的柵極的電壓降低，輸出電 壓V。uT降低直到偏置電壓的低點V。J旦不低于該低點，然后再次增加。
7
在步驟S54過程中，第二比較器36產(chǎn)生"高"電平信號，第十二 M0S晶體管M12截 止，從而不形成從第十四MOS晶體管M14流向第一 MOS晶體管M工的柵極的電流通路。結(jié)果， 當(dāng)降低限制器132A工作時，第二開關(guān)33和第四開關(guān)31不必要消耗電流。然而，如果與實 例圖4相反，負載電流一直快速降低，則輸出電壓受到限制以免其增加超過偏置電壓的高 點V0H(S56)。 如果反饋電壓高于VFB高于第二合成器32合成的電壓，則第二比較器36產(chǎn)生"低" 電平信號，并導(dǎo)通第十二 MOS晶體管M12。結(jié)果，形成了從輸入電壓VIN經(jīng)由第十四MOS晶體 管Mm和第十二MOS晶體管M^流向第一MOS晶體管M工的柵極的電流通路。這里，當(dāng)誤差放 大器120A被偏置時，第十四MOS晶體管Mm始終是炮和的。結(jié)果，施加到第一MOS晶體管M工 的柵極的電壓增大，輸出電壓V。UT增大直到偏置電壓的高點V。H而不超過該高點，然后降低。 在步驟S56中，第一比較器38產(chǎn)生"低"電平信號，并且截止第十一M0S晶體管Mn。結(jié)果， 電流不能從第一MOS晶體管M工的柵極流向地，這減小了不必要的由第一開關(guān)35和第三開 關(guān)37消耗的電流。 同時，第一 MOS晶體管M工是功率晶體管，第十三晶體管M13的縱橫比(aspect ratio, W/L)多倍正比于第六MOS晶體管M6的縱橫比。類似地，第十四晶體管M14的縱橫比 (W/L)多倍正比于第四M0S晶體管M4的縱橫比。例如，如果從輸入電壓V^經(jīng)由第四MOS晶 體管M4和第六MOS晶體管M6流向地的電流是1 y A，則第十三晶體管M13和第十四MOS晶體 管Mm的每一個的尺寸可以是第六MOS晶體管Me和第四MOS晶體管M4的每一個的尺寸的十 倍。如果第十三晶體管M13和第十四MOS晶體管M14直接相連，而沒有第一比較器38和第 二比較器36，則流過第十三晶體管M^和第十四MOS晶體管Mm的電流是lOyA，待機電流 (standbycurrent)逐漸變大。然而，如上所述，可以選擇性地形成電流通路，因此可以減小 由開關(guān)31、33或者開關(guān)35、37不必要消耗的電流。 因此，在根據(jù)本發(fā)明實施例的穩(wěn)壓器中，第一比較器38和第二比較器36在瞬態(tài)響 應(yīng)中選擇性地工作，以便可以快速改變施加到第一MOS晶體管M工的柵極的電壓。正因為此， 才提高了瞬態(tài)響應(yīng)的速度，并因此可以提高輸出電壓的轉(zhuǎn)換速率。 雖然已經(jīng)參照本發(fā)明的大量示例性的實施例描述了本發(fā)明的實施例，可以理解的 是，本領(lǐng)域的技術(shù)人員可以在本公開的理論的精神和范圍內(nèi)對各種其他的修改和實施例進 行設(shè)計。更具體地，在本公開、附圖以及所附權(quán)利要求的范圍內(nèi)，可以對元件部分和/或主 題組合設(shè)置的排列進行各種修改和變形。除了元件部分和/或排列的修改和變形，可選的 使用對本領(lǐng)域的技術(shù)人員也是顯而易見的。
權(quán)利要求
一種低壓差(LDO)穩(wěn)壓器，包括誤差放大器，比較參考電壓與輸出電壓的反饋電壓，并基于所述比較結(jié)果來輸出誤差信號，所述誤差放大器由輸入電壓偏置；第一MOS晶體管，具有連接到所述誤差信號的柵極、連接到所述輸入電壓的源極和連接到所述輸出電壓的漏極；分壓器，將所述輸出電壓的預(yù)定的部分作為反饋信號反饋給所述誤差放大器；以及電平限制器(level limiter)，在負載電流改變時限制所述輸出電壓的電平，以免所述輸出電壓的電平的改變超過和低于偏置電壓。
2. 根據(jù)權(quán)利要求1所述的LDO穩(wěn)壓器，其中，所述電平限制器包括降低限制器，在所述負載電流增大時限制所述輸出電壓，以免所述輸出電壓降低低于 所述偏置電壓的低點；以及增大限制器，在所述負載電流降低時限制所述輸出電壓，以免所述輸出電壓增大超過 所述偏置電壓的高點。
3. 根據(jù)權(quán)利要求2所述的LDO穩(wěn)壓器，其中，所述降低限制器包括 第一開關(guān)，響應(yīng)于第一開關(guān)信號在所述第一 M0S晶體管的所述柵極和地之間切換； 第一合成器，合成所述參考電壓和所述偏置電壓的所述低點；以及第一比較器，比較所述第一合成器的輸出和所述反饋電壓，并且根據(jù)所述比較的結(jié)果 輸出所述第一開關(guān)信號。
4. 根據(jù)權(quán)利要求2所述的LD0穩(wěn)壓器，其中，所述增大限制器包括 第二開關(guān)，響應(yīng)于第二開關(guān)信號在所述輸入電壓和所述第一MOS晶體管的所述柵極之間切換；第二合成器，合成所述參考電壓和所述偏置電壓的所述高點；以及 第二比較器，比較所述第二合成器的輸出和所述反饋電壓，并基于所述比較的結(jié)果輸 出所述第二開關(guān)信號。
5. 根據(jù)權(quán)利要求3所述的LD0穩(wěn)壓器，其中，所述降低限制器進一步包括 第三開關(guān)，當(dāng)所述誤差放大器工作時，在所述第一開關(guān)和所述地之間切換。
6. 根據(jù)權(quán)利要求4所述的LD0穩(wěn)壓器，其中，所述增大限制器進一步包括 第四開關(guān)，當(dāng)所述誤差放大器工作時，在所述輸入電壓和所述第二開關(guān)之間切換。
7. 根據(jù)權(quán)利要求1至6中的一個所述的LD0穩(wěn)壓器，其中，所述誤差放大器包括 第二M0S晶體管，包括連接到所述輸入電壓的源極和連接到正偏置電壓的柵極； 第三M0S晶體管，具有連接到所述輸入電壓的源極和相互連接的柵極/漏極； 第四MOS晶體管，具有連接到所述輸入電壓的源極、連接到所述第三MOS晶體管的所述柵極的柵極以及連接到所述第一MOS晶體管的所述柵極的漏極；第五M0S晶體管，具有連接到所述第三MOS晶體管的柵極/漏極的源極以及接所述地 的漏極；第六M0S晶體管，具有連接到所述第四M0S晶體管的所述漏極和所述第一 M0S晶體管 的所述柵極兩者的源極以及連接到所述地的漏極。第七M0S晶體管，具有連接到所述第二MOS晶體管的所述漏極的源極以及連接到所述 參考電壓的柵極；第八M0S晶體管，具有連接到所述第二MOS晶體管的所述漏極的源極以及連接到所述 反饋電壓的柵極；第九M0S晶體管，具有連接到所述第七MOS晶體管的所述漏極和所述第五MOS晶體管 的所述柵極兩者的源極/柵極以及連接到所述地的漏極；以及第十M0S晶體管，具有連接到所述第八MOS晶體管的所述漏極和所述第六MOS晶體管 的所述柵極的源極/柵極以及連接到所述地的漏極。
8. 根據(jù)權(quán)利要求1所述的LDO穩(wěn)壓器，其中，所述分壓器包括以串聯(lián)方式連接在所述輸出電壓和所述地之間的第一 電阻和第二電阻，所述反饋電壓 連接在所述第一 電阻和所述第二電阻之間。
9. 一種LDO穩(wěn)壓器的操作方法，包括 合成參考電壓和偏置電壓；以及當(dāng)負載電流的值改變時，通過比較輸出電壓的反饋部分和所述合成的結(jié)果來限制所述 輸出電壓的電平，以免所述輸出電壓的電平改變超過或低于所述偏置電壓。
10. 根據(jù)權(quán)利要求9所述的操作方法，其中，所述限制所述電平的步驟包括 當(dāng)所述負載電流增大時限制所述輸出電壓，以免所述輸出電壓降低低于所述偏置電壓的低點；以及當(dāng)所述負載電流降低時限制所述輸出電壓，以免所述輸出電壓的電平增大超過所述偏 置電壓的高點。
全文摘要
一種低壓差(LDO)穩(wěn)壓器包括誤差放大器，比較參考電壓與輸出電壓的反饋電壓，并基于比較結(jié)果輸出誤差信號，該誤差放大器由輸入電壓偏置；第一MOS晶體管，具有電連接到誤差信號的柵極、電連接到輸入電壓的源極和電連接到輸出電壓的漏極；分壓器，將輸出電壓的預(yù)定的部分作為反饋信號傳輸給誤差放大器；以及電平限制器，當(dāng)負載電流改變時限制所述輸出電壓的電平，以免所述輸出電壓的電平改變超過和低于偏置電壓。根據(jù)本發(fā)明的實施例，提供了預(yù)定數(shù)量的比較器和MOS晶體管型開關(guān)，以增強調(diào)節(jié)的輸出電壓的轉(zhuǎn)換速率并且降低待機電耗。
文檔編號G05F1/56GK101763131SQ20091025435
公開日2010年6月30日 申請日期2009年12月22日 優(yōu)先權(quán)日2008年12月24日
發(fā)明者方誠晚, 趙盛一 申請人:東部高科股份有限公司